[发明专利]封装组件及其制造方法有效
申请号: | 201310755505.4 | 申请日: | 2013-12-31 |
公开(公告)号: | CN103700639B | 公开(公告)日: | 2017-09-01 |
发明(设计)人: | 谭小春 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/60 |
代理公司: | 北京成创同维知识产权代理有限公司11449 | 代理人: | 蔡纯,冯丽欣 |
地址: | 310012 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 封装 组件 及其 制造 方法 | ||
1.一种封装组件,包括:
多个半导体芯片,堆叠成包括最底部层面和至少一个上部层面的多个层面;
多个层面的封装料,分别用于覆盖相应层面的半导体芯片;以及
芯片承载装置,用于安装最底部层面的半导体芯片,
其中,至少一个上部层面的半导体芯片的导电路径包括位于前一个层面的封装料的表面上的延伸导电部件,以及至少穿过前一个层面的封装料而从封装组件的底部暴露的通道导电部件,
其中,所述通道导电部件的底端从封装料露出以提供外部触点。
2.根据权利要求1所述的封装组件,其中所述至少一个上部层面的半导体芯片的尺寸大于、小于或等于位于其下方层面的半导体芯片的尺寸。
3.根据权利要求1所述的封装组件,其中所述多个半导体芯片的安装方式为选自正面键合和倒装中的一种。
4.根据权利要求3所述的封装组件,其中所述至少一个层面的半导体芯片的安装方式为正面键合,并且采用键合线连接到所述延伸导电部件的表面上。
5.根据权利要求3所述的封装组件,其中所述至少一个层面的半导体芯片的安装方式为倒装,并且包括导电凸块,所述导电凸块与所述延伸导电部件的表面形成焊料互连。
6.根据权利要求1所述的封装组件,其中所述多个层面的数量为两层或更多层。
7.根据权利要求1所述的封装组件,其中所述芯片承载装置是选自引线框和电路板中的一种。
8.一种制造封装组件的方法,包括:
a)在芯片承载装置上安装最底部层面的半导体芯片;
b)采用封装料覆盖最底部层面的半导体芯片;
c)在前一个层面的封装料的表面形成延伸导电部件;
d)在延伸导电部件上安装一个上部层面的半导体芯片;以及
e)采用封装料覆盖所述一个上部层面的半导体芯片,
其中,在形成所述一个上部层面的半导体芯片的延伸导电部件之前,提供所述一个上部层面的半导体芯片的通道导电部件,所述通道导电部件至少穿过前一个层面的封装料而从封装组件的底部暴露以提供外部触点。
9.根据权利要求8所述的方法,其中,重复步骤c)至e),以堆叠多个上部层面的半导体芯片。
10.根据权利要求9所述的方法,其中,在步骤a)之前,提供用于所有上部层面的半导体芯片的通道导电部件。
11.根据权利要求9所述的方法,其中,在步骤a)和b)之间,提供用于第一个上部层面的半导体芯片的通道导电部件。
12.根据权利要求9所述的方法,其中,在步骤b)和第一个上部层面的半导体芯片的步骤c)之间,提供用于第一个上部层面的半导体芯片的通道导电部件。
13.根据权利要求9所述的方法,其中,在前一个上部层面的半导体芯片的步骤d)和前一个上部层面的半导体芯片的步骤e)之间,提供用于当前一个上部层面的半导体芯片的通道导电部件。
14.根据权利要求9所述的方法,其中,在前一个上部层面的半导体芯片的步骤e)和当前一个上部层面的半导体芯片的步骤c)之间,提供用于当前一个上部层面的半导体芯片的通道导电部件。
15.根据权利要求10、11或13所述的方法,其中所述提供通道导电部件的步骤包括放置预成形的通道导电部件。
16.根据权利要求12或14所述的方法,其中所述提供通道导电部件的步骤包括在前一个层面的封装料中开口,以及在开口内形成通道导电部件。
17.根据权利要求8所述的方法,其中采用正面键合或倒装方式安装每一个层面的半导体芯片。
18.根据权利要求8所述的方法,其中步骤c)包括:
在前一个层面的封装料的表面镀敷金属层;
在金属层上形成抗蚀剂掩模;以及
采用抗蚀剂掩模,通过蚀刻将金属层图案化成延伸导电部件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310755505.4/1.html,转载请声明来源钻瓜专利网。