[发明专利]具有接合中介层的集成电路器件

说明书

技术领域

本发明涉及集成电路器件，并且更特别地涉及具有通过接合硅中介层进行通信的分量集成电路的集成电路器件。

背景技术

此部分旨在向读者介绍可能与下面描述且要求保护的这些技术的各个方面相关联的各个技术方面。相信该讨论有助于为读者提供背景信息以便于更好地理解本发明的各个方面。因此，应当理解这些描述应当就此而论进行理解，并且不作为现有技术的认定。

集成电路器件存在于各种电子系统中。仅举几例，计算机、手持设备、便携式电话、电视机、工业控制系统以及机器人均依赖于集成电路。因为简单地制造越来越大的集成电路可能会使得成品率呈指数降低，所以很多较小的集成电路可以一起操作以实现某些数据处理操作。例如，现场可编程门阵列(FPGA)芯片可以与存储器芯片进行通信以执行某种数据处理。在另一实施例中，一些FPGA芯片可以一起操作以执行仅采用一个芯片不能实现的操作。

已经开发出很多相互通信方案以提高两个集成电路之间的通信的带宽和效率。在一个实施例中，可以通过引线键合使得集成电路相互堆叠并通信。然而，引线键合提供了具有相对较低带宽和效率的有限数量的芯片至芯片互连。允许在两个集成电路之间进行相互通信的另一种芯片集成方案包括硅中介层(interposer)。硅中介层提供被图案化成在不同深度具有芯片至芯片互连的硅基底。两个或更多个分量(component)集成电路被键合至该硅中介层。然后该分量集成电路能够通过芯片至芯片互连以比引线键合更高的带宽和效率进行通信。

硅中介层可以通过利用光刻系统将硅晶片图案化来制造。光刻系统通常具有使得硅晶片上的每个管芯均能够被制造出的最大尺寸。该最大图案化尺寸被称为该光刻系统的“刻线极限(reticle limit)”。被图案化到晶片上的任何单独互连图案或掩模数据库都不能超过该刻线极限。因此，中介层的尺寸通常保持在用于制造该中介层的光刻系统的刻线极限内。中介层的此尺寸限制了能够安装在该中介层上的分量集成电路的数量和尺寸。然而，期望获得比在该刻线极限内的可能容量更高的集成电路器件。

发明内容

下面阐述本文公开的某些实施例的概要。应当理解的是，所展示的这些方面仅是为了向读者提供这些特定实施例的简要概述，并且这些方面不意欲限定本发明的范围。实际上，本发明可以包含下面可能未阐述的多个方面。

本发明的实施例涉及包含集成电路的系统、器件和方法，其中该集成电路利用比制造中介层所用的光刻系统的刻线极限更大的硅中介层进行通信。为了克服该刻线极限，该中介层可以是“接合(stitched)硅中介层”。在本发明中，接合硅中介层是由多个分量中介层组成的中介层。这些分量中介层的每一个均落入该刻线极限内，尽管该接合硅中介层的总尺寸可能会大得多。每个分量中介层均可以被单独图案化为通过管芯密封结构而相互隔离。因此，例如，根据本发明的集成电路器件可以包括通过分量中介层的芯片至芯片互连进行通信的两个或更多分量集成电路。所述分量集成电路和所述分量中介层可以被设计成彼此一起工作，尽管分量中介层的芯片至芯片互连不能横跨在两个分量中介层之间。

以上提出的各种改进特征可以存在于本发明的各个方面。也可以将进一步的特征同样合并到这些各个方面中。这些改进的和额外的特征可以单独地或以任何组合的方式存在。例如，下面所述的涉及一个或更多图解实施例的各种特征可以单独或以任何组合的方式合并到本发明的任何上述方面中。以上提出的简单概述仅旨在使得读者熟悉本发明实施例的特定方面和背景而不是限制所要求保护的主题。

附图说明

经过阅读下面的详细描述并参考附图可以更好地理解本发明的各个方面，在附图中：

图1是根据一个实施例的系统的简图，该系统包括利用大于制造中介层所用的光刻系统的刻线极限的该中介层的大容量集成电路器件；

图2是根据一个实施例的该大容量集成电路的简图的侧视图；

图3是根据一个实施例的大于刻线极限的中介层的简图的顶视图，该中介层包括每个均在刻线极限内的两个分量中介层；

图4是根据一个实施例的大容量集成电路器件的简图的顶视图，其图示说明分量集成电路利用定位至每个分量中介层的芯片至芯片互连进行通信的一种方式；

图5是根据一个实施例的在其上中介层被图案化的硅晶片的示意图；

图6是根据一个实施例的制造大容量集成电路的方法的流程图；

图7是根据一个实施例的具有三个分量中介层的中介层的简图的顶视图；以及

图8是根据一个实施例的利用图7的中介层的大容量集成电路器件的顶视图。