[实用新型]芯片侦测单元

说明书

技术领域

本实用新型涉及集成电路制造领域，特别涉及一种芯片侦测单元。

背景技术

在90nm及以下节点的工艺中，随着金属铜和低K材料被引入，芯片的切割和封装（die saw and package）过程中对铜和低K介质层的影响越来越严重。

由于铜和含碳的氮化硅（NDC）之间的粘附性较差，那么在切割和封装时，产生的机械应力就容易使得铜和NDC之间分离开，即产生剥离（peeling）现象，同样的，碳掺杂的氧化硅（black diamond，BD）也会由于机械应力而受到破坏，比如发生断裂、碎裂现象，也就是破碎（crack），在这种情况下，芯片将受到不同程度的损害，从而浪费前段工艺所需要的大量时间和物质、人力成本。

基于这个问题，改进相关工艺、引入新的材料，都是可行的方法。但是在这些解决方法还未形成前，就必须有一种结构能够有效的侦测到切割和封装的芯片是否存在上述问题，即解决芯片封装引起的失效机理（chip package interaction，CPI）的结构。

请参考图1所示的结构，在现有技术中，芯片侦测单元（CPI test structure）2包括分开的两种侦测模块（sensor），第一种侦测模块21是用于侦测切割和封装的芯片是否存在剥离，第二种侦测模块22是用于侦测切割和封装的芯片是否存在破碎，这两种侦测模块排列围成一周，围绕在芯片1的周围，并位于密封环（seal ring）3内。具体的，当切割时，芯片从紧绕密封环3的切割道切开，由于应力作用，从密封环到芯片将可能受到影响，若芯片侦测单元2处发生剥离或/和破碎现象，则将被侦测到，那么通常这个芯片也就被认为不合格。但是，这种侦测单元有一个弊端，那就是无论如何设置这两种侦测模块的位置，在靠近第一种侦测模块21处产生的破碎不容易被侦测到，同样的，靠近第二种侦测模块22处产生的剥离不容易被侦测到。故，这并不能准确的侦测产品的质量。

实用新型内容

本实用新型的目的在于提供一种芯片侦测单元，以解决现有技术中侦测效果不佳的问题。

为解决上述技术问题，本实用新型提供一种芯片侦测单元，包括：围绕芯片的多个第一金属列以及围绕所述多个第一金属列的多个第二金属列，所述第一金属列包括多层第一金属线，所述第二金属列包括多层第二金属线以及连接相邻的第二金属线的通孔连线，所述第一金属线和第二金属线的长度大于所述芯片的边长。

可选的，对于所述的芯片侦测单元，所述第一金属线的宽度大于所述第二金属线的宽度。

可选的，对于所述的芯片侦测单元，所述第一金属线的宽度大于等于0.2μm。

可选的，对于所述的芯片侦测单元，所述第一金属线和第二金属线的层数相同。

可选的，对于所述的芯片侦测单元，所述第一金属线和第二金属线的材料为铜。

可选的，对于所述的芯片侦测单元，所述第一金属列的一层或多层第一金属线的一端连接至第一焊接区单元。

可选的，对于所述的芯片侦测单元，所述第二金属列的最底层的第二金属线的一端和最顶层的第二金属线的另一端分别连接至第二焊接区单元。

可选的，对于所述的芯片侦测单元，所述第二金属列的第二层的第二金属线的一端和最顶层的第二金属线的另一端连接至所述第二焊接区单元。

与现有技术相比，在本实用新型提供的芯片侦测单元中，所述芯片侦测单元是将侦测剥离和破碎的功能结合在一起，具体包括围绕芯片的多个第一金属列及围绕所述第一金属列的多个第二金属列，这种结构通过金属列的电性变动而可以精确的侦测到是否产生剥离和/或破碎现象，避免了由于位置关系导致的侦测不到，具有很好的侦测效率，从而能够有效的提高对产品质量的监控。

附图说明

图1为现有技术中的芯片侦测单元的结构示意图；

图2为本实用新型实施例的芯片侦测单元的结构示意图；

图3为本实用新型实施例的芯片侦测单元的第一金属列的剖视图；

图4为本实用新型实施例的芯片侦测单元的第二金属列的剖视图。

具体实施方式

以下结合附图和具体实施例对本实用新型提供的芯片侦测单元作进一步详细说明。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型的核心思想是，将侦测剥离和侦测破碎的侦测模块结合成一体，而结合的方法则是通过芯片产生剥离或者破碎时各层之间的相互关系及引起的电性变动，那么通过在芯片周围设置足够长的多层金属，就能够有效的杜绝芯片产生剥离或破碎时而不被侦测到的情况发生。