[实用新型]双极型纵向平面式晶体管

说明书

技术领域

本实用新型涉及一种双极型纵向平面式晶体管。

背景技术

晶体管是一种在集成电路中起重大作用的有源器件，用途各异，如作恒压源，恒流源，小信号放大器，大电流驱动器等。因此，一个晶体管性能的好坏直接影响到集成电路功能的好坏。不同功能的集成电路对晶体管性能的要求也是不同的。

对于一般要求的大规模集成电路，其晶体管的制造方法参见说明书附图1～4，也既图1～4是一个现有的NPN-型双极型纵向平面式晶体管的制造流程剖面图。

请参见图1，首先，在P-型半导体衬底a的顶部形成N-型非本征集电区b；在非本征集电区b上生产N-型外延层c；N-型外延层c的一部分作为晶体管的本征集电区d。

请参见图2，在外延层c的顶部掺入P-型杂质元素作为隔离晶体管的隔离层e，在外延层c的顶部掺入P-型杂质元素作为晶体管的本征基区f。

请参见图3，在本征基区f的顶部掺入较高浓度的P-型杂质作为晶体管的非本征基区g；在本征基区f的顶部掺入N-型杂质作为晶体管的发射区h，发射区掺入的杂质同时也作为集电区i。

请参见图4，为了保护晶体管表面，在金属布线前，在半导体衬底的顶部用化学汽相淀积方法淀积一电介质膜层j，电介质膜可以是氧化硅，氮化硅，或氧化硅和氮化硅两种介质的组合。然后在介质膜层j中，分别在位于发射区h，非本征基区g，以及集电极区i的区域开出引线孔，再完成金属布线，形成晶体管的发射极，基极，以及集电极，一个现有技术中的NPN型双极型纵向平面晶体管就形成了。

但是，根据说明书附图1～4流程制造出来的NPN型双极型纵向平面式晶体管有以下缺陷：

1、晶体管的P-型隔离层e是在N-型外延层c后完成的，为了达到隔离效果，必须通过高温以及长时间推进使杂质扩散穿过外延层(纵向扩散)与半导体衬底a相连。在杂质纵向扩散的同时，不可避免的也会横向扩散，这样，晶体管的面积增大，影响电路的集成密度。

2、连接非本征集电区b和集电区i的是低浓度掺杂的N-型外延层c，这样，集电极回路串联电阻较大，因而集电极饱和压降较高。这样的晶体管不能用于电流驱动能力要求强的电路。

3、为了取得半导体衬底表面的平坦效果，引线孔前的电介质膜j需采用化学汽相淀积方法淀积，因而生产成本较高。

实用新型内容

本实用新型的目的是提供一种能克服现有技术缺陷的双极型纵向平面式晶体管及其制造方法，通过在制造过程种选择合适的本征基区浓度，使得本征基区方块电阻较小，通过改善隔离方法，使得晶体管面积较小，并且生产制造过程比较容易控制，节省成本。

实现本实用新型目的的技术方案是双极型纵向平面式晶体管，包括P型半导体衬底；位于P型半导体衬底顶部的N型非本征集电区和掺入P型杂质元素的下隔离层；位于P型半导体衬底上方的本征集电区；位于本征集电区顶部的掺入N型杂质元素且连接非本征集电区的插塞；位于本征集电区顶部的掺入P型杂质元素且与下隔离层连通的上隔离层；位于本征集电区顶部的掺入P型杂质元素的本征基区；位于本征基区顶部的掺入P型杂质的非本征基区；位于本征集电区顶部的第一电介质膜层；位于本征基区顶部的掺入N型杂质的发射区；位于插塞顶部的掺入N型杂质的集电极区；位于发射区和集电极区上方的与第一电介质膜层厚度相等的第二电介质膜层；位于第一电介质膜层和第二电介质膜层中，分别位于发射区、非本征基区、集电极区的区域的引线孔；以及设置在前述引线孔内的金属布线。

所述非本征集电区的方块电阻约为11～15欧姆/方块。

所述插塞的方块电阻为1～3欧姆/方块。

所述本征基区的方块电阻为290～310欧姆/方块。

采用了上述技术方案后，本实用新型具有积极的效果：(1)本实用新型是双隔离，不必将上隔离层杂质推进扩散穿过外延层与半导体衬底相连，纵向扩散深度减小，横向扩散也相应的减小，所以晶体管的面积减小，电路的集成密度提高。

(2)本实用新型在本征集电区的顶部掺入高浓度的N型杂质元素作为联接非本征集电区和本征集电极区的插塞，集电极回路串联电阻大大减小，集电极饱和压降降低。

(3)本实用新型的晶体管本征基区方块电阻较小。

附图说明

为了使本实用新型的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本实用新型作进一步详细的说明，其中

图1～图4为现有的NPN-型双极型纵向平面式晶体管的制造流程剖面图。

图5～图12为本实用新型的NPN-型双极纵向平面式晶体管的剖面图.

附图中标号为：