[实用新型]移位寄存器单元、移位寄存器、阵列基板和显示装置

说明书

技术领域

本实用新型涉及显示器领域，尤其涉及一种移位寄存器单元、移位寄存器、阵列基板和显示装置。

背景技术

随着显示技术的不断发展，采用薄膜晶体管的有源阵列显示器已成为最为常见的平板显示装置，其栅极驱动电路通常以移位寄存器的方式实现，移位寄存器由多个级联的移位寄存器单元组成，各个移位寄存器单元依次输出信号，以实现栅极的逐行驱动。

现有的移位寄存器单元包括采样、输出、复位三个工作状态。在相邻的两个移位寄存器单元中，后一个移位寄存器单元的输出信号作为前一个移位寄存器单元的复位信号，以使前一个移位寄存器单元停止输出。但是，如果前一个移位寄存器单元没有接收到来自后一个移位寄存器单元的复位信号，前一个移位寄存器单元就不会停止输出。因此，现有技术中前一个移位寄存器单元的复位是由后一个移位寄存器单元来控制的，则若来自后一个移位寄存器单元的复位信号无法顺利或延迟反馈给前一个移位寄存器单元，则前一个移位寄存器单元就不会按照预定的时间停止输出，则可能导致整个阵列基板甚至液晶显示器的无法正常工作。故而，需要解决这个移位寄存器单元无法独立复位的问题。

实用新型内容

本实用新型所要解决的技术问题在于提供一种移位寄存器单元、移位寄存器、阵列基板和显示装置，使得各移位寄存器单元能够独立复位。

为解决上述技术问题，本实用新型采用如下技术方案：

本实用新型第一方面提供了一种移位寄存器单元，包括：

采样部分、输出部分和复位部分，

其中，所述采样部分包括第一开关管和第二开关管，所述输出部分包括第五开关管、第六开关管、第一电容和第二电容，所述复位部分包括第三开关管、第四开关管；

所述第一开关管的源极连接所述移位寄存器单元的输入端，接收来自所述输入端的输入信号，所述第一开关管的栅极连接第一时钟信号；所述第二开关管的栅极和源极连接第二时钟信号，所述第二时钟信号与所述第一时钟信号反相；所述第三开关管的栅极和源极连接所述第一时钟信号；所述第四开关管的栅极连接所述第二时钟信号，所述第四开关管的源极连接电源输入信号；所述第五开关管的源极连接所述第二时钟信号，所述第五开关管的栅极连接所述第一开关管和所述第二开关管的漏极，所述第五开关管的漏极连接所述移位寄存器单元的输出端；所述第六开关管的栅极连接所述第三开关管和所述第四开关管的漏极，所述第六开关管的源极连接所述电源输入信号，所述第六开关管的漏极连接所述移位寄存器单元的输出端；所述第一电容的一端连接所述第五开关管的栅极，另一端连接所述移位寄存器单元的输出端；所述第二电容的一端连接所述第六开关管的栅极，另一端连接所述电源输入信号。

所述第一至第六开关管均为MOS管或薄膜晶体管。

所述薄膜晶体管为P型薄膜晶体管或为N型薄膜晶体管。

当所述第一至第六开关管均为P型薄膜晶体管时，所述电源输入信号为高电平；

在第一时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；

在第二时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；

在第三时间段内，所述输入信号为高电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平。

当所述第一至第六开关管均为N型薄膜晶体管时，所述电源输入信号为低电平；

在第一时间段内，所述输入信号为高电平，所述第一时钟信号为高电平，所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平；

在第二时间段内，所述输入信号为低电平，所述第一时钟信号为低电平，所述第二时钟信号为高电平，则所述移位寄存器单元的输出信号为高电平；

在第三时间段内，所述输入信号为低电平，所述第一时钟信号为高电平，

所述第二时钟信号为低电平，则所述移位寄存器单元的输出信号为低电平。

本实用新型第二方面提供了一种移位寄存器，包括n个级联的上述移位寄存器单元，所述n为大于1的整数，其中，第1个所述移位寄存器单元的输入端连接至所述移位寄存器的信号输入端，第n个所述移位寄存器单元的输出端连接至所述移位寄存器的信号输出端。

本实用新型第三方面提供了一种阵列基板，包括上述移位寄存器。

本实用新型第四方面提供了一种液晶显示器，包括上述阵列基板。