[实用新型]一种产生噪声源真随机序列的数字电路

说明书

本实用新型涉及数字电路，特别涉及一种产生噪声源真随机序列的数字电路。

密码系统的安全性都依赖于随机数的生成，序列密码是常用加密方法之一，序列密码的保密性完全取决于密钥的随机性。通信双方用一个随机序列与明文序列进行叠加来产生密文，用同一个随机序列与密文序列进行叠加来恢复明文。真随机序列在密码学、扩频通信、计算、控制等领域都有广泛的应用。

在实现本实用新型的过程中，发现现有技术中至少存在以下缺点和不足：

现有技术中的电路所产生的真随机序列不稳定，产生一定的干扰，且提取到的序列位宽不可调。

本实用新型提供了一种产生噪声源真随机序列的数字电路，该数字电路工作稳定，且提取到的序列位宽可调，详见下文描述：

一种产生噪声源真随机序列的数字电路，包括：FPGA，所述FPGA向噪声源芯片电路发送提取真随机数字序列信号，所述噪声源芯片电路接收所述提取真随机数字序列信号，并将真随机数字序列传输至所述FPGA；所述FPGA向单片机发送中断信号，所述单片机收到所述中断信号后，发出读取信号至所述FPGA，所述FPGA通过数据总线向所述单片机传送所述真随机数字序列；所述单片机根据所述真随机数字序列对保密产品进行加密处理。

所述噪声源芯片电路包括：噪声源芯片，所述噪声源芯片的电源端接电阻的一端，所述电阻的另一端分别接电容的一端和电源，所述电容的另一端接地；时钟信号输入端接时钟信号；数据端输出真随机数字序列。

本实用新型提供的技术方案的有益效果是：通过FPGA从噪声源芯片电路处提取到真随机数字序列，单片机通过真随机数字序列对保密产品进行加密处理。该数字电路提供的真随机数字序列稳定可靠，且提取的序列位宽可调；获取到真随机数字序列的方式灵活，由FPGA芯片驱动噪声源芯片，提取过程简单；避免了噪声干扰，为保密产品提供了安全、有效的序列。

图1为产生噪声源真随机序列的数字电路的原理图；

图2为噪声源芯片电路的原理图；

图2为噪声源芯片电路的原理图；

图3为噪声源芯片的工作时序图。

附图中所列部件列表如下所示：

1：FPGA；                  2：噪声源芯片电路；

3：单片机；                RD：读取信号；

INT：中断信号；            CLK：时钟信号输入端；

DATA：数据输出端；         VDD：电源；

R：电阻；                  C：电容；

U：噪声源芯片；            /OE：输出使能端；

GND：接地端；              INH：休眠控制输入端：

NC：空管脚                 T_ODV：有效时间。

NC：空管脚                 T_ODV：有效时间。

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

为了提取到稳定且可靠的真随机序列，避免噪声的干扰，本实用新型实施例提供了一种产生噪声源真随机序列的数字电路，参见图1，包括：FPGA1，

FPGA1向噪声源芯片电路2发送提取真随机数字序列信号，噪声源芯片电路2接收提取真随机数字序列信号，并将真随机数字序列传输至FPGA1；FPGA1向单片机3发送中断信号INT，单片机3收到中断信号INT后，发出读取信号RD至FPGA1，FPGA1通过数据总线向单片机3传送真随机数字序列；单片机3根据真随机数字序列对保密产品进行加密处理。

其中，FPGA1作为驱动器即可实现噪声源真随机序列的提取与存储，向单片机3发送中断信号；也可以由单片机3控制噪声源真随机序列的读取时刻，且提取到的序列位宽可调。

具体实现时，FPGA1向噪声源芯片电路2的时钟信号输入端CLK发送时钟信号，FPGA1接收时钟信号后，通过数据输出端DATA向FPGA1发送真随机数字序列。