[实用新型]可重构的EDA实验平台有效
| 申请号： | 201320111376.0 | 申请日： | 2013-03-12 |
| 公开（公告）号： | CN203149961U | 公开（公告）日： | 2013-08-21 |
| 发明（设计）人： | 潘梅勇;张爱科;黄庆华;李瑞娟;孔轶艳;葛祥友 | 申请（专利权）人： | 广西生态工程职业技术学院;柳州职业技术学院 |
| 主分类号： | G09B23/18 | 分类号： | G09B23/18 |
| 代理公司： | 柳州市荣久专利商标事务所(普通合伙) 45113 | 代理人： | 周小芹 |
| 地址： | 545004 广西壮*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 可重构 eda 实验 平台 | ||
1.一种可重构的EDA实验平台，包括核心处理单元和外围电路，其特征在于：所述的核心处理单元包括用于完成各种主要计算和控制功能的主处理FPGA芯片和用于完成为各种接口电路数据接口格式的转换和数据锁存功能的从处理FPGA芯片，所述的主处理FPGA芯片和从处理FPGA芯片之间采用直接连线的方式进行数据互联。
2.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的主处理FPGA芯片采用Spartan-3XC3S1000芯片，所述的从处理FPGA芯片采用Virtex-E XCV600E芯片。
3.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有只被主处理FPGA芯片进行访问和控制的主存储器，该主存储器的地址线、数据线和访问控制信号线与主处理FPGA芯片的I/O端口直接连接，主存储器的时钟线与主处理FPGA芯片的时钟输出端口进行连接。
4.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路，该LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路直接与从处理FPGA芯片输出的I/O端口信号线连接。
5.根据权利要求4所述的可重构的EDA实验平台，其特征在于：所述的LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路与从处理FPGA芯片输出I/O端口信号线之间还连接有用于放大从处理FPGA芯片输出信号进行的驱动电路。
6.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有RS232接口电路、I2C接口电路、SPI接口电路和网线接口，该RS232接口电路、I2C接口电路、SPI接口电路和网线接口分别直接与从处理FPGA芯片中的I/O端口信号线进行相连。
7.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有用于为实验平台对模拟信号量进行访问控制时使用的A/D接口芯片，该A/D接口芯片直接与主处理FPGA芯片相连。
8.根据权利要求7所述的可重构的EDA实验平台，其特征在于：所述的A/D接口芯片为ADC0809芯片。
9.根据权利要求1所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有两片用于存储FPGA芯片运行过程中相关程序的配置存储芯片，该两片配置存储芯片均为24C256芯片，所述的两片配置存储芯片与主处理FPGA芯片直接相连。
10.根据权利要求1至权利要求9任一权利要求所述的可重构的EDA实验平台，其特征在于：所述的外围电路含有用于给主处理FPGA芯片和从处理FPGA芯片提供程序加载和更新通路的JTAG接口电路，该JTAG接口电路与主处理FPGA芯片直接相连。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广西生态工程职业技术学院;柳州职业技术学院，未经广西生态工程职业技术学院;柳州职业技术学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201320111376.0/1.html，转载请声明来源钻瓜专利网。
