[实用新型]可重构的EDA实验平台

说明书

技术领域

本实用新型涉及一种EDA实验平台，特别是一种可重构的EDA实验平台。

背景技术

开展EDA（Electronic Design Automation的缩写，译为电子设计自动化)实验对提高使用者理解EDA设计的原理和方法、提高EDA应用技术有着十分重要的辅助作用。然而，目前人们在开展各种实验的过程中发现，随着人们需要进行的实验内容和实验种类不一样，所需要的实验平台也完全不同。具体而言，主要分三类实验平台，分别是基于单片机的实验平台、基于DSP的实验平台和基于FPGA的实验平台。这三类实验平台侧重点各不相同：基于单片机的实验平台更多的是为用户提供综合性的计算和控制资源，使得用户理解和掌握微控制器的运行原理和能够完成的基本的控制功能。基于DSP的实验平台更多地是为用户提供高性能的计算服务，使用户能够实现诸如图像处理、高性能计算等一些典型的应用服务。而基于FPGA（Field－Programmable Gate Array的缩写，即现场可编程门阵列）的实验平台则主要为用户提供丰富的可编程逻辑资源，使用户能够根据实际的应用需求灵活地开发各种组合或者时序逻辑电路，完成特定的应用需求。然而，在这三类实验平台所能够提供的功能相对单一，应用范围也比较局限。

发明内容

   本实用新型要解决的技术问题是：提供一种可重构的EDA实验平台，以解决上述现有技术存在的功能单一，应用范围比较局限的不足之处。

解决上述技术问题的技术方案是：一种可重构的EDA实验平台，包括核心处理单元和外围电路，所述的核心处理单元包括用于完成各种主要计算和控制功能的主处理FPGA芯片和用于完成为各种接口电路数据接口格式的转换和数据锁存功能的从处理FPGA芯片，所述的主处理FPGA芯片和从处理FPGA芯片之间采用直接连线的方式进行数据互联。

本实用新型的进一步技术方案是：所述的主处理FPGA芯片采用Spartan-3XC3S1000芯片，所述的从处理FPGA芯片采用Virtex-E XCV600E芯片。

本实用新型的进一步技术方案是：所述的外围电路含有只被主处理FPGA芯片进行访问和控制的主存储器，该主存储器的地址线、数据线和访问控制信号线与主处理FPGA芯片的I/O端口直接连接，主存储器的时钟线与主处理FPGA芯片的时钟输出端口进行连接。

所述的外围电路含有LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路，该LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路直接与从处理FPGA芯片输出的I/O端口信号线连接。

所述的LCD接口电路、LED接口电路、键盘接口电路和鼠标接口电路与从处理FPGA芯片输出I/O端口信号线之间还连接有用于放大从处理FPGA芯片输出信号进行的驱动电路。

所述的外围电路含有RS232接口电路、I2C接口电路、SPI接口电路和网线接口，该RS232接口电路、I2C接口电路、SPI接口电路和网线接口分别直接与从处理FPGA芯片中的I/O端口信号线进行相连。

所述的外围电路含有用于为实验平台对模拟信号量进行访问控制时使用的A/D接口芯片，该A/D接口芯片直接与主处理FPGA芯片相连。

所述的A/D接口芯片为ADC0809芯片。

所述的外围电路含有两片用于存储FPGA芯片运行过程中相关程序的配置存储芯片，该两片配置存储芯片均为24C256芯片，所述的两片配置存储芯片与主处理FPGA芯片直接相连。

    所述的外围电路含有用于给主处理FPGA芯片和从处理FPGA芯片提供程序加载和更新通路的JTAG接口电路，该JTAG接口电路与主处理FPGA芯片直接相连。

 由于采用上述结构，本实用新型之可重构的EDA实验平台与现有技术相比，具有以下有益效果：

（1）功能多样，应用范围广泛：

由于本实用新型的核心处理单元包括用于主处理FPGA芯片和从处理FPGA芯片，其中主处理FPGA芯片和从处理FPGA芯片之间通过IO接口实现数据的传输和交换，主处理FPGA芯片主要完成可重构EDA实验平台中的主要的计算和控制任务，从处理FPGA芯片主要完成各种接口信号的数据结构格式转换及数据锁存等功能。因此，本实用新型之可重构的EDA实验平台能够通过对组重FPGA芯片功能的重构，使得该实验平台应用特点能够分别满足嵌入式实验平台、DSP实验平台和FPGA实验平台的应用场合，极大地扩大了实验平台的应用范围。