[实用新型]四方扁平无引脚的封装单元及导线架

说明书

技术领域

本实用新型关于一种封装单元；特别是指一种四方扁平无引脚(Quad Flat Non-lead，QFN)的封装单元，其可提供更多的爬锡区域以提升焊接质量及良率，更可降低生产制作所需的成本以及利于焊锡后的检测。

背景技术

在集成电路的封装产业中，裸芯片事先经由晶片(wafer)制作、电路设计、光罩制作以及切割晶片等步骤所完成，而每一颗裸芯片由晶片切割所形成，经由裸芯片上的焊垫(bonding pad)与封装基材(substrate)电性连接，再以封装胶体(molding compound)将裸芯片加以包覆，已构成一芯片封装(chippackage)结构。而封装的目的在于防止裸芯片受到外在环境的影响，以及杂尘的污染，并提升裸芯片与外部电路之间电性连接的媒介。

请参阅图1及图2所示，其为现有的一种四方扁平无引脚的封装单元，此封装单元1包含有一芯片2、一芯片承座3、多个引脚4、多个引线5以及一封装胶体6。其中芯片设置于芯片承座的上方，而各引脚4环绕配置于芯片承座，且芯片可通过打线制程电性连接于各引脚，最后再以封装胶体将芯片、芯片承座以及各引脚进行包覆与保护。此外此现有的四方扁平无引脚封装单元的引脚下表面未受封装胶体所包覆，且引脚的端缘切齐于封装胶体的四边侧缘，以作为此封装单元对外部的接点。

但是此封装单元的引脚切齐于封装胶体的四边侧缘，因此于SMD上件制程中，焊料位于封装单元的底面，使得封装芯片在SMD上件制程后的检测较为不易，又因其爬锡区域仅在于各引脚的下表面面积，如此让封装单元的焊接质量受限于爬锡区域的不足而无法提升。

有鉴于此，如图3及图4所示，美国专利第US6,608,366号的LEAD FRAME WITH PLATED END LEADS对上述的问题提出改善的方案，其封装单元1’的结构与现有大致相同，主要差异在于该专利利用半蚀刻制程使各引脚4’的下表面形成一凹部7，由此凹部的结构来增加焊锡9与各引脚的爬锡区域，用以改善焊点可靠性的问题。

然而，上述专利案虽可通过凹部的结构来增加爬锡区域，但因其结构仍会使焊料位于封装单元的底面，故在封装芯片SMD上件制程后检测不易的问题仍无法克服，且又因该专利的引脚的凹部是以半蚀刻制程所完成，故相较于现有的四方扁平无引脚封装单元，在生产制作上无疑增加其复杂度，相对地成本也将被提高。

综上所述，现有的结构具有上述的缺失而有待改进。

实用新型内容

本实用新型的主要目的在于提供一种四方扁平无引脚的封装单元和用于四方扁平无引脚封装的导线架，其可提供更多的爬锡区域以提升焊接质量及良率，还可降低生产制作所需的成本以及利于焊锡后的检测。

为了达成上述目的，本实用新型提供的一种四方扁平无引脚的封装单元，包含有一芯片、芯片承座、多个引脚以及一封装胶体，其中芯片承座具有一承接面，该承接面可供芯片设置之用；各引脚环绕设置在芯片承座且分别电性连接于芯片，而各引脚的末端外缘具有一开口；以及封装胶体是以单颗模压的方式形成于芯片、芯片承座以及各引脚之上，且各引脚的开口裸露于封装胶体的外侧。

其中，该引脚的开口为一贯孔，且是以冲压方式所形成。

其中，该引脚的开口为圆弧状。

其中，该封装胶体是以单颗模压方式所形成。

其中，各该引脚是以打线(Wire bonding)方式电性连接于该芯片上。

为了达成上述目的，本实用新型提供的一种用于四方扁平无引脚封装的导线架，包括有：一芯片；一芯片承座，具有一承接面，该承接面供该芯片设置之用；多个引脚，环设于该芯片承座且分别电性连接于该芯片，各该引脚的末端外缘具有一开口；多个切割道，分别设于各该引脚的开口处；以及一封装胶体，以模压方式形成于该芯片、该芯片承座以及各该引脚的上，且各该引脚的开口裸露于该封装胶体的外侧。

其中，该引脚的开口为一贯孔，且是以冲压方式所形成。

其中，各该导线架呈多组状排列。

其中，该封装胶体是以单颗模压方式形成于各该封装单元。

其中，各该引脚是以打线(Wire bonding)方式电性连接于该芯片上。

本实用新型的有益效果：本实用新型利用引脚的开口结构以及单颗模压形成封装胶体，不仅可供较多的爬锡区域以提升焊接质量及良率，还可降低生产制作所需的成本以及利于焊锡后的检测。