[实用新型]高压电路中低压器件的高压阱版图结构

说明书

技术领域

本申请涉及模拟电路设计技术领域，尤其涉及一种高压电路中低压器件的高压阱版图结构。

背景技术

低压器件，指工作电压较低的电子器件。例如，对于5V工艺的P型场效应管（PMOS），工作电压为5V的PMOS为低压PMOS（LV PMOS），而工作电压大于5V（如15V、25V、40V等）的PMOS则为高压PMOS（HV PMOS）。集成电路中的PMOS器件通常产生于N阱中。通过在P型衬底（PSUB）扩散N型掺杂（如磷），可形成内嵌于PSUB的凹槽中的N阱。如图1所示，以LV PMOS管为例，其源极（S）和漏极（D）通过在N阱上设置P型掺杂（如硼）形成，栅极（G）设置于源极（S）和漏极（D）之间的沟道上，N阱通过N型掺杂提供较低的阱电位（B）。

集成电路中，防止高压击穿是保证芯片可靠性的关键。高压电路中，在保证器件的栅极氧化层的不被击穿的前提下，为减小芯片的面积，通常采用低压器件。若产生该低压器件的N阱电位出现高电压（即N阱电位等于电源电压、或在电源电压和该低压器件的工作电压之间，此时N阱可称为高压N阱），将使该低压器件的N阱与PSUB之间的压差大于其击穿电压，导致N阱与PSUB之间的PN结发生击穿，影响低压器件甚至整个电路的正常工作。

实用新型内容

有鉴于此，本申请目的在于提供一种高压电路中低压器件的高压阱版图结构，以解决现有技术形成低压器件的N阱与PSUB之间的PN结易发生击穿的问题。

为实现上述目的，本申请提供如下技术方案：

一种高压电路中低压器件的高压阱版图结构，包括P型衬底和N阱，所述N阱的侧面和P型衬底之间设有满足高压规则的阻挡层；所述低压器件设置于所述N阱上；所述N阱的阱电位为高压。

优选地，所述低压器件为低压P型场效应管；所述低压P型场效应管的源极和漏极分别为设置在所述N阱上互不接触的的P型掺杂；所述低压P型场效应管的栅极为多晶硅，设置于源极和漏极之间的沟道上。

优选地，所述低压P型场效应管的个数为一个或多个，且每个低压P型场效应管的衬底电位相同。

从上述的技术方案可以看出，本申请在不修改现有高压电路结构的前提下，通过在P型衬底和N阱之间设置满足高压规则的阻挡层，减小了N阱周围P型离子的浓度，增加了PN结的宽度，从而避免了P型衬底和N阱之间发生雪崩击穿和齐纳击穿，进而保证了设置于该N阱上的低压器件（如低压P型场效应管）应用于高压电路时的可靠性，且成本低、易于实现。因此，本申请解决了现有技术的问题。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中低压器件的版图剖面结构图；

图2为本申请实施例提供一的高压电路中低压器件的高压阱版图剖面结构图；

图3为本申请实施例提供二的高压电路中低压器件的高压阱版图剖面结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例公开了一种高压电路中低压器件的高压阱版图结构，以解决现有技术形成低压器件的N阱与PSUB之间的PN结易发生击穿的问题。

参照图2，本申请实施例一提供的高压电路中低压器件的高压阱版图结构，包括P型衬底201和N阱（TB）202，N阱202的底部与P型衬底之间设有埋层（BN）204，用于将N阱的底部与P型衬底进行隔离。N阱202的侧面和P型衬底201之间设有满足高压规则（HV rule）的阻挡层（NFBLK）203。上述应用于高压电路中的低压器件设置于N阱202上。其中，上述高压规则（HV rule）由工艺厂提供。N阱202的表层设有N型掺杂2024，该N型掺杂作为N阱202的外接端口B，与高压电路的电源电压连接，即N阱的阱电位为高压。

阻挡层203的宽度w根据高压电路的电源电压并通过查询工艺厂提供的工艺文件来确定。通过在P型衬底201和N阱202之间设置阻挡层203，可有效避免应用于高压电路中时P型衬底201和N阱202之间发生击穿，其原理叙述如下：