[实用新型]多芯片封装体

说明书

技术领域

本实用新型涉及一种多芯片封装体。

背景技术

在半导体器件的制造工艺中，将一个或多个半导体芯片安装到引线框架或基板上并以引线键合或flip chip方式将芯片外引脚与基板相应引脚相连接，用树脂进行密封，之后用切割刀具切割封装基板从而形成具有特定功能的单个封装体。

将上述单个封装体进行组装，这样即制造出各式各样的半导体器件，该器件广泛应用在微机电系统、个人计算机、移动电话、服务器等电子设备中。

从80年代中后期开始，电子产品外观上朝着轻、薄、小型化方向发展，性能上则朝着网络化和多媒体化方向发展。相应外观上的要求，促使半导体器件及单个封装体也需要小型化、薄型化；而高性能电子器件的市场需求对电路组装技术提出了相应的要求：（1）高密度化；（2）高速度化。

为了满足这些要求，越来越多的3D堆叠封装形式如雨后春笋般涌现，堆叠层数由原来的两层、三层发展到现在的十层以上，这种发展趋势虽然在功能上满足了封装体高密度化，高速度化的需求，但是封装体的厚度也相应的越来越厚，相应的信号传输延时差异越来越大，工艺能力受到极大的挑战，其成为现在对电子产品轻、薄、小要求的关键制约因素。

要实现电子器件的薄型化和性能稳定化要求，需从减小单个封装体的厚度和合理布置基板线路布线着手。目前广泛采用的方法是磨削封装基板和磨削芯片背面，使基板和芯片最小化。但是当厚度达到足够薄时，继续减薄会造成芯片和封装基板的损伤，严重影响封装体电性能，使成品率下降，成本提高。

因此在芯片和基板磨削减薄方法无法使用时，需要一种有效的封装体减薄方法，并可使封装不良率下降。鉴于此，针对上述问题，有必要给出新的封装结构，以克服已知的缺点。

实用新型内容

因此，本实用新型的目的在于提供一种能够有效降低多芯片封装时信号传输延迟及信号不同步问题的多芯片封装体。

本实用新型采用以下技术方案：

一种多芯片封装体，包括：

一基板，设有基板电路并具有第一面和与该第一面相对的第二面，其中第一面形成有中心凹槽，而第二面则关于中心凹槽中心对称地形成有至少一对第二面凹槽；

芯片组，各芯片被等数目的设置于所述中心凹槽和各第二面凹槽内，并与基板电路匹配电气连接；以及

封装层，将芯片组封装在所述基板上，藉以保护各芯片。

上述多芯片封装体，依据较佳的实施例，所述第一面在所述中心凹槽的周围预置有用于所述基板电路与外部电路连接的接点。

上述多芯片封装体，依据较佳的实施例，所述基板为左右对称结构，形成在所述第一面上的凹槽仅有所述中心凹槽，在中心凹槽两边的基板体上设有所述接点；相应地，所述第二面凹槽有一对，左右对称地设置在第二面上。

上述多芯片封装体，在一些实施例中，匹配第一面和第二面，所述基板至少设有匹配两面的各一层电路布线，并在对应的中心凹槽及各第二面凹槽内设有用于匹配连接所容纳芯片的引脚群。

上述多芯片封装体，所述引脚群为凸块引脚群，从而，籍由该凸块引脚群，容纳入相应凹槽内的芯片被连接支撑于槽底而与槽底间留有第一填充间隙，且芯片边侧与槽壁间留有第二填充间隙；相应地，所述封装层含有填充入所述第一填充间隙和第二填充间隙的部分。

上述多芯片封装体，所述第一填充间隙大于第二填充间隙。

上述多芯片封装体，在一些实施例中，所述封装层在第一面的部分包覆位于第一面上凹槽内的芯片并在对应凹槽周边部分地延伸到第一面上，而在第二面则覆盖整个第二面。

上述多芯片封装体，在一些较佳的实施例中，第二面凹槽位于第二面边侧，而在凹槽在所在边侧开口。

上述多芯片封装体，在一些实施例中，所述芯片组中的芯片均为倒装芯片。

从以上方案可以看出，依据本实用新型，链路连接采用对称布置，能够保证被对称封装的芯片在电信号传输时的同步，且整体上线路缩短，信号传输延迟能够有效地降低。

为使本实用新型的目的、技术内容、特点及其所达成的功效表达的更为清楚，现提供由具体实施例配合所附的图式详细加以说明如下。

附图说明

图1为已知的一种半开槽基板封装结构示意图。

图2为依据本实用新型的一种多芯片封装体较佳实施例的刨面示意图。

图3、图4为依据本实用新型一较佳实施例封装步骤的刨面示意图。

具体实施方式