[实用新型]一种功率MOSFET的沟槽终端结构

说明书

技术领域

本实用新型属于半导体技术领域，涉及一种功率MOSFET的沟槽终端结构。 

背景技术

目前，在集成电路芯片制造过程中，芯片边缘的结终端保护措施可分为两大类： 

1、为增加曲面结的曲率半径，减小边角区电场的集中而采用的终端保护结构：如斜平面技术、耗尽区腐蚀法、场板（FP）、浮空场限环（FFLR）、结终端扩展（JTE）、变化横向掺杂（VLD）等。

2、为降低器件表面电荷及界面电荷的影响所采用的如半绝缘多晶硅膜（SIPOS）钝化技术。 

对于大尺寸器件，特别是只在一块硅片上做一个器件的情况下，斜平面技术、耗尽区腐蚀法是较好的方法，因为它们几乎可以达到理想的击穿电压，而且表面电场降低很多，因此表面钝化的要求也可放宽。所以，多数整流器与晶闸管都是用正、负斜平面的组合制成的。对于功率集成电路（PIC）和智能功率集成电路（SPIC），由于集成的功率器件必须是横向器件，较为常用的是场板和RESURF技术。而终端扩展和变化横向掺杂由于原理与RESURF技术大同小异，因此也可以应用。而对于纵向功率器件，如VDMOS、IGBT等，应用比较多的是场板和场限环技术。 

场限环技术虽然具有生产简单，可以达到较高击穿电压的优点，但它对界面电荷非常敏感，使场限环的作用大打折扣。而金属场板技术对界面电荷不是很敏感，并且与主结电极接在一起时消除界面电荷对器件表面的影响，但在场板边缘处电场集中，这可以在场板边缘处附加一个保护环来减弱场板和衬底的高电位差引起的电场集中。因而提出金属场板和场限环相结合的终端结构。这种场板与场限环的综合，结合了两者的优点。采用这种结构的器件不仅可以实现较高击穿电压的要求，而且还有较好的可靠性。 

但在多场限环和偏移场板相结合的设计中，每个环上场板长度和环间距的确定是一个难点。而且在高压器件中，这种结构要占用较大的芯片面积，如图2所示，在芯片边缘17附近示出现有技术的一种终端结构纵剖面图，硅片边界附近共有3个环形体区25，形成两个保护结构以提高终端耐压，体区25之间的间距根据需要的耐压设定，在体区25的转弯处16，电场线分布集中，为体区25和外延层22之间的耐压薄弱点，当发生击穿时，首先在此处发生击穿。 

在器件特征尺寸不断减小，芯片面积不断缩小的今天，这种技术占用面积大，耐压被转弯处限制，无疑已经没有优势。 

实用新型内容

为克服传统技术设计过程复杂，占用硅片面积大的技术缺陷，本实用新型提供一种功率MOSFET的沟槽终端结构。 

本实用新型所述一种功率MOSFET的沟槽终端结构，包括衬底和位于衬底上的外延层，包括如下全部特征：所述外延层上具有第一沟槽和第二沟槽；在沟槽内有栅氧化层；所述第一沟槽内部有多晶硅形成的栅电极；所述第二沟槽内部有多晶硅形成的悬浮场板；在第一沟槽和第二沟槽之间以及第一沟槽靠芯片边界一侧具有体区；在第一沟槽靠芯片边界一侧的体区上面还有源区；在硅片表面还具备隔离氧化层，在隔离氧化层上有与源区形成良好欧姆接触的源级接触结构。 

优选的，所述隔离氧化层材料为BPSG。 

优选的，所述衬底电阻率为1~3‰ohm.cm。 

优选的，所述衬底厚度为200微米。 

优选的，所述源级接触结构包括隔离氧化层上的金属接触孔；在外延层上与金属接触孔相交的区域注入欧姆接触区；以及从欧姆接触区穿过金属接触孔伸出隔离氧化层的金属引线。 

采用本实用新型所述的功率MOSFET的沟槽终端结构，将现有技术中体区与外延层之间的柱面结变为现在的平行平面结，克服了柱面结在转角区域由于电场线局部集中造成击穿电压偏低的技术缺陷，以较小的占用面积提高了硅片终端部分的击穿电压，并降低了硅片终端结构的设计难度。 

附图说明

图1示出传统技术的硅片终端结构示意图； 

图2示出本实用新型的一种具体实施方式的结构示意图；

各图中附图标记名称为：16.转弯处17.芯片边界 18.第一沟槽 19.第二沟槽 21.衬底 22.外延层 23a.栅氧化层 24a.栅电极24b.悬浮场板 25.体区 26.欧姆接触区 27.源区 28.金属接触孔 29.隔离氧化层 210.金属引线。

具体实施方式

下面结合附图，对本实用新型的具体实施方式作进一步的详细说明。 

本实用新型所述一种功率MOSFET的沟槽终端结构，包括衬底和位于衬底上的外延层，包括如下全部特征：