[实用新型]集成电路

说明书

技术领域

本公开内容涉及在射频集成电路中形成共面波导，并且更具体地涉及一种具有共面线的集成电路。 

背景技术

当前，在射频集成电路(RF)中使用共面波导(CPW)或者更简单地为共面线来在电路的两个元件之间、例如在输出放大器与天线之间传送高频信号。这样的线在使用范围从300MHz到数百GHz的频率的应用中特别盛行。 

图1和图2分别在截面图中和在俯视图中图示这样的共面线的结构。集成电路1包括半导体衬底2，该半导体衬底具有在它的表面之一上形成的有源部件。衬底顶上具有其中已经形成共面线的绝缘层3。该线包括形成中心导体并且旨在于接收RF信号的导电轨道4，该导电轨道由位于与轨道4相同的平面中并且形成接地的对称平行导电轨道5和6包围。 

这样的共面线由于在线的导电轨道与半导体衬底之间的电容耦合并且由于此衬底的导电率而具有高衰减系数。 

图3示出在集成电路的半导体衬底上方布置的共面线的简化等效电路图(已经有意地省略线的具体电感和电阻部件)以及三个特征尺度参数、也就是中心导电轨道4的宽度w、该轨道与接地轨道5和6之间的间距g以及将导电轨道4、5和6从衬底2分离的电介质3的厚度h。中心导电轨道4通过它的侧面与接地轨道5和6电容耦合，该耦合由电容器7和8表示。另外，三个轨道4、5和6具有与半导体衬底2的分别由电容器9、10和11表示的电容耦合。由于衬底导电率，存在经过电容器9、10和11在中心导体4与侧部 导体5和6之间的由电阻器12表示的电阻耦合。这样的共面线具有高衰减系数，这限制它的传输性能。 

针对给定的使用频率，这样的共面线的尺寸设定由许多约束产生。作为目标的通常为50欧姆的特征阻抗、在轨道与衬底2之间的电介质3的高度h以及该电介质的相对介电常数一起设置中心导体4的宽度与它离侧部导体5和6的间距之比w/g。形成(通常由铜形成的)中心导体和侧部导体的导电材料的电阻率设置该中心导体的最小宽度w并且因此设置间距g。因此侧部导体5和6的宽度也得以确定，其宽度常规地为中心导体宽度的2至3倍。这产生线的总宽度，该总宽度又确定与衬底的电容耦合的幅度和由于衬底导电率所致的电阻损耗的幅度。因此不可能仅通过变化形成共面线的元件的尺度来减少它的衰减系数。 

为了减少在半导体衬底上集成的共面线的衰减系数，已经提供(Reyes等人，IEEE Microwave Symposium Digest MTT-S International1994，1759-1762)通过使用高电阻率衬底来减少电阻损耗。然而此解决方案具有若干缺点。这样的衬底当前通常比标准硅衬底昂贵十倍，并且它们通常涉及到适配有源部件制造步骤，这增加了集成电路制造成本。此外，由于在电介质3中捕获的电荷的存在而在半导体衬底中接近与电介质的界面还保留有具有比衬底高得多的导电率的层。在实践中难以避免这样的电荷的出现、因此即使通过使用高电阻率衬底仍然难以提高在硅上集成的共面线的衰减系数。 

如图4中所示，可以通过提供在线与衬底之间的最大距离来部分地最小化由于衬底所致的损耗。此附图示出包括半导体衬底2的集成电路1，该半导体衬底涂有一组金属化级M1至M6，该组当前称为BEOL、即线后端(Back End of Line)。这样的金属化级常规地包括更薄的下金属化级M1至M4以及更厚的上金属化级M5和M6。每级包括导电轨道15和通路16(vias)，这些通路将导电轨道15连接到位于紧接下面的金属化级的导电轨道。已经在上金属化级 M6的轨道中形成共面线的中心导体4以及侧部导体5和6。一方面分隔上金属化级M5和M6的以及另一方面将级M4和M5与上金属化级M5和M6的导电轨道分隔的绝缘层的厚度已经相对于标准集成电路的金属化层叠而言被增加，从而最大化在衬底2与共面线之间的电介质3的总高度h。然而这样的方式受当前用于形成金属化级的方法限制并且未能实现大大超过10μm的高度h。也可以增加金属化级数目以增加高度h，但是这增加集成电路的复杂性和成本。 

还应当注意，在集成电路上形成的共面线是导电轨道或者邻近晶体管中的能够产生寄生信号的电磁辐射源。因此希望在这样的线周围形成屏蔽结构，在图4中图示其一个实施例。已经示出在接地轨道下面并且在其外围的导电轨道的层叠和通路以及相邻器件，该导电轨道的层叠和通路属于金属化级M1至M5并且在共面线和绝缘体周围形成法拉第笼。也已经示出在下金属化级中形成的并且形成法拉第笼的底部的连续接地平面或者屏蔽平面18。然而，这样的在中心导体4前面的导电平面强烈增加电阻损耗并且因此增加共面线的衰减系数。