[实用新型]绝缘栅半导体装置结构

说明书

技术领域

本文件大体上涉及半导体装置，并且更具体来说，涉及形成绝缘栅装置的方法和结构。

背景技术

绝缘栅场效应晶体管(IGFET)，例如，金属氧化物半导体场效应晶体管(MOSFET)已用于许多功率开关应用，例如，直流-直流变换器。在典型MOSFET中，栅极通过施加适当栅电压而提供接通和断开控制。例如，在n型增强型模式MOSFET中，在响应于施加超过固有的阈值电压的正栅电压而将导电的n型反型层（即，沟道区）形成在p型体区中时发生接通。反型层连接n型源极区与n型漏极区并且允许多数载流子在这些区域之间导电。

存在一类MOSFET装置，其中栅极形成在从半导体材料（例如，硅）的主要表面向下延伸的沟槽中。这类装置中的电流主要在通过装置的垂直方向上，并且因此，装置单元可以被包得更紧。在其他所有东西都一样的情况下，被包得更紧的装置单元可以增加载流能力并且减少装置的导通电阻。

实现减少的比导通电阻（欧姆-面积）性能为MOSFET装置设计者的一个目标。减少的比导通电阻可以确定MOSFET设计的产品成本和毛利润或利益率。例如，低比导通电阻允许较小的MOSFET晶粒或芯片，这又引起半导体材料和封装结构的较低成本。各种方法已被使用或评估以减少导通电阻。此类方法已包括添加凹陷场板或屏蔽电极，这已允许使用较高的漂移区掺杂浓度。然而，在使用此类凹陷场板设计方法的装置中已发现几个缺点。例如，此类缺点包括较高的栅极-漏极电容(Q_GD)，其影响开关速度、过度的激振、较低的击穿电压(BV_DSS)和较低的优值，例如，非箝位感应开关(UIS)。

因此，需要具有一种减少比导通电阻、改善开关特性、减少激振、至少保持BV_DSS性能和提高优值（例如，UIS）的方法和结构。

实用新型内容

本实用新型所要解决的技术问题之一是减小半导体装置的比导通电阻。

根据本发明的一个方面，提供一种绝缘栅半导体设备结构，其包括：半导体材料的区域，其包括第一导电类型的半导体层并且具有主要表面；第二导电类型的体区，其形成在从所述主要表面延伸的所述半导体层中；以及沟槽结构，其形成在从邻近所述体区的所述主要表面延伸的所述半导体层中，并且其中所述沟槽结构包括：绝缘栅极；以及具有第一部分和第二部分的屏蔽电极，其中所述第一部分比所述第二部分宽，并且其中所述第一部分在所述栅极与所述第二部分之间，并且其中第一介电层使所述第一部分至少部分地与所述半导体层分离，并且其中比所述第一介电层厚的第二介电层使所述第二部分与所述半导体层分离。

优选地，所述绝缘栅极包括通过第三介电层与所述半导体层分离的栅极，并且其中所述第三介电层比所述第一介电层薄。

优选地，所述半导体层具有接近所述第一部分的第一掺杂浓度和接近所述第二部分的第二掺杂浓度，并且其中所述第一掺杂浓度大于所述第二掺杂浓度。

优选地，所述结构进一步包括以与所述体区间隔的关系形成的源极区，并且其中所述绝缘栅极包括具有接近所述体区的宽阔部分和接近所述源极区的狭窄部分的栅极。

优选地，所述结构进一步包括形成在所述第一介电层与所述第一部分之间的介电衬垫。

优选地，所述介电衬垫包括氮化物，并且其中所述第一介电层包括氧化物。

优选地，所述绝缘栅极包括具有接近所述体区的宽阔部分和在所述宽阔部分与所述屏蔽电极之间的鳍部分的栅极。

优选地，所述体区和所述半导体层形成结，并且其中接近所述结形成所述第一部分。

本实用新型能够用于半导体装置。本实用新型的有利技术效果之一是半导体装置的比导通电阻能够减小。

附图说明

图1至图10图示根据本实用新型的第一实施方案的在制造的各种阶段的半导体装置的局部横截面图；

图11至图14图示根据本实用新型的第二实施方案的在制造的各种阶段的半导体装置的局部横截面图；

图15图示根据本实用新型的另一实施方案的半导体装置的一部分的局部横截面图；

图16图示根据本实用新型的另一实施方案的半导体装置的一部分的局部横截面图；以及

图17图示根据本实用新型的额外实施方案的半导体装置的一部分的局部横截面图。

具体实施方式