[实用新型]低功耗自断电电路及其电平转换电路

说明书

技术领域

本实用新型属于电源控制领域，具体涉及一种低功耗的电源输出断电电路及其中的电平转换电路。

背景技术

随着人们对移动电子设备需求和待机时间的要求，对通过控制芯片的动态功耗和待机漏电功耗来提升芯片性能的同时，对延长待机时间提出了挑战。为此，现在的SoC芯片设计采用了多项功耗控制技术，包括将芯片划分为多个电压域，在芯片某一功能模块无需工作时将其电源切断以节省功耗。

同时，SoC芯片通常包含数字电路和多个模拟电路模块。数字电路模块通常工作在较低的电压以节省功耗。数字电路的电压通常由电源电路如LDO（低压差线性稳压器）电路，DC/DC电路等来提供。为了节省功耗，在不需要数字电路工作时需要将供给数字电路的电压切断。然而，该电压切断信号也由数字电路本身产生。因此，在电压被切断时如何保证该控制信号正常工作是一个难题。

为了保证该电压切断控制信号的正常工作，一种通行的方法是将数字电路划分成两个电压域，即，一个一直供电的电压常开域，另一个可以切断电压供给的电压域。大部分电路工作在可以切断电压供给的电压域，而电压切断信号在一直供电的电压常开域内产生。然而，将数字电路进一步划分为两个电压域增加了设计难度和芯片设计面积。同时，一直供电的电压常开域，增加了芯片的功耗尤其是待机功耗。

另一种方法是电压切断信号由数字电路产生，而唤醒信号由外部信号或其他模块产生，同时使用上电复位信号产生与唤醒信号同样的功能来保证初始上电时数字电路的正常工作。然而，由于数字电路工作的电平和电源电路工作的电平不同，电压切断信号送往电源电路之前经过电平转换电路不可避免。同时，由于数字电路的电压在断电后被完全切断，采用Latch（锁存器）结构的电平转换电路，例如是图1或图2所示的类似电路，在数字电路的电源VDD2完全断电后其输出将无法预期而造成问题。因此，如何保证该电压切断信号正常工作是一个难题。

实用新型内容

为了克服上述难题，保证电源切断电路的正常工作并最大地减小电源切断电路的功耗，本实用新型提出了一种新颖的低功耗自断电电路及其中的电平转换电路。

为了达到上述目的，本实用新型的第一个技术方案是提供一种电平转换电路； 

所述电平转换电路的输入信号是第二电压域的信号PD，将该信号转换后得到的输出信号是第一电压域的信号PD_OUT，其中，所述第一电压域的第一电压VDD1大于第二电压域的第二电压VDD2；

所述电平转换电路，包含管MN1和管MN2的两个NMOS晶体管，管MP1和管MP2的两个PMOS晶体管，以及二极管串；所述二极管串由多个二级管接法的PMOS晶体管连接组成，每个所述二级管接法的PMOS晶体管的栅极与漏极相连；所述二极管串中第一个二级管接法的PMOS晶体管的源极接第一电压VDD1；

管MN1和管MP1组成一个反相器：使管MN1和管MP1的栅极连接至输入端来接收第二电压域的信号PD，管MN1和管MP1的漏极连接于信号端PD_，管MN1的源极接地，管MP1的源极接所述二极管串中最后一个所述二级管接法的PMOS晶体管的漏极；

管MN2和管MP2组成另一个反相器：管MN2和管MP2的栅极连接于信号端PD_，管MN2和管MP2的漏极连接至输出端来发送第一电压域的信号PD_OUT，管MN2的源极接地，管MP2的源极接第一电压VDD1；

第二电压域的信号PD是高电平的第二电压VDD2时，由于所述二极管串的作用，管MN1导通而管MP1关断；当所述第二电压域的信号PD为低电平时，管MN1关断而管MP1导通，从而在该电平转换电路上没有静态电流。

所述二极管串中二级管接法的PMOS晶体管的数量，由所述第一电压VDD1与第二电压VDD2的电压差及任意一个所述二级管接法的PMOS晶体管的正向导通阈值电压决定，该数量为所述电压差除以所述正向导通阈值电压的值按四舍五入得到的整数值。

本实用新型的另一个技术方案是提供一种低功耗自断电电路；

所述低功耗自断电电路包含：工作在第二电压域的第二电压VDD2下的工作电路，以及工作在第一电压域的第一电压VDD1下的电平转换电路、触发器、电源电路、与门、接高电路；

所述工作电路产生的电压关断信号PD，经过所述电平转换电路转换后，发送至所述触发器的时钟端CK；所述触发器的输出端Q连接至所述电源电路，以便于控制该电源电路是否向工作电路提供第二电压VDD2；所述触发器的输入端D通过接高电路连接至高电平的第一电压VDD1；