[实用新型]基于全数字锁相环和开关电容滤波器的自适应滤波电路

权利要求书

1.一种基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于，包括整形电路（1）、FPGA实现的全数字锁相环电路（2）和开关电容滤波器（3），

整形电路（1），用于接收输入信号中的一路信号，将接收到的信号整形为方波信号，并将该方波信号输送给FPGA实现的全数字锁相环电路（2）；

FPGA实现的全数字锁相环电路（2），用于接收整形电路（1）输送的方波信号，对接收到的方波信号进行倍频，得到倍频后的输出信号，并将该倍频后的输出信号输送给开关电容滤波器（3）；

开关电容滤波器（3），用于接收输入信号中的另一路信号，用于接收FPGA实现的全数字锁相环电路（2）输送的倍频后的输出信号，将接收到的输入信号中的另一路信号和倍频后的输出信号分别输入到开关电容滤波器的信号输入端和时钟输入端，开关电容滤波器根据时钟输入端信号来控制滤波器的截止频率，输出经过滤波的信号，从而完成输入信号的自适应滤波。

2.根据权利要求1所述基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于，所述的FPGA实现的全数字锁相环电路（2），包括FPGA芯片（7），FPGA芯片（7）分别与第一电源电路（4）、第二电源电路（5）和晶振电路（6）相连接；FPGA芯片（7）与开关电容滤波器（3）相连接。

3.根据权利要求2所述基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于：所述的第一电源电路（4）包括第一稳压器（U1），第一稳压器（U1）的第2引脚分别与第三电阻（R3）的一端和第一电感（L1）的一端相连接，第三电阻（R3）的另一端和第二电阻（R2）的一端分别接第一稳压器（U1）的第1引脚；第一电感（L1）的另一端分别与第三电容（C3）的一端、第四电容（C4）的一端和第五电容（C5）的一端相连接，并输出1.2V电压，该1.2V电压作为FPGA芯片（7）的内核电压；第五电容（C5）的另一端、第四电容（C4）的另一端、第三电容（C3）的另一端、第二电阻（R2）的另一端、第二电容（C2）的一端、第一电容（C1）的一端和发光二极管（LED1）的负极均接地；发光二极管（LED1）的正极与第一电阻（R1）的一端相连接；第一电阻（R1）的另一端、第一电容（C1）的另一端、第二电容（C2）的另一端和第一稳压器（U1）的第3引脚分别接+5V电源。

4.根据权利要求2所述基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于，所述的第二电源电路（5）包括第二稳压器（U2），第二稳压器（U2）的第3引脚接+5V电源；第二稳压器（U2）的第2引脚分别与第六电容（C6）的一端、第七电容（C7）的一端和第二电感（L2）的一端相连接；第二电感（L2）的另一端分别与第八电容（C8）的一端和第九电容（C9）的一端相连接，并输出3.3V电压，该3.3V电压作为FPGA芯片（7）的I/O驱动电压；第九电容（C9）的另一端、第八电容（C8）的另一端、第七电容（C7）的另一端、第六电容（C6）的另一端和第二稳压器（U2）的第1引脚分别接地。

5.根据权利要求2所述基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于，所述的晶振电路（6）包括晶振（X1），晶振（X1）的第4引脚接第三电感（L3）的一端，晶振（X1）的第1引脚接第四电阻（R4）的一端；第三电感（L3）的另一端和第四电阻（R4）的另一端分别接3.3V电压；晶振（X1）的第2引脚接地；晶振（X1）的第3引脚与第五电阻（R5）的一端相连接，第五电阻（R5）的另一端接FPGA芯片（7）。

6.根据权利要求2～5中任一所述基于数字锁相环和开关电容滤波器的自适应滤波电路，其特征在于，所述FPGA芯片（7）的VCCIO引脚和第六电阻（R6）的一端分别与第二电源电路（5）相连接；第六电阻（R6）的另一端分别与按键（S1）的一端和FPGA芯片（7）的RESET端口相连接，按键（S1）的另一端接地；FPGA芯片（7）的CLK端口接晶振电路（6）的信号输出端； FPGA芯片（7）的G5引脚接整形电路（1），FPGA芯片（7）的GND端口和GND-PLL端口分别接地；FPGA芯片（7）的VCCINT引脚与第一电源电路（4）的电压输出端相连接；FPGA芯片（7）的VCC-PLL端口分别与第十电容（C10）的一端、第十一电容（C11）的一端、第十二电容（C12）的一端和第四电感（L4）的一端相连接，第四电感（L4）的另一端接FPGA芯片（7）的VCCD-PLL端口；第十电容（C10）的另一端、第十一电容（C11）的另一端和第十二电容（C12）的另一端分别接地；FPGA芯片（7）的syn引脚接发光二级管（LED1）；FPGA芯片（7）的F4引脚与第十三电容（C13）的一端相连接，第十三电容（C13）另一端与开关电容滤波器（3）中滤波芯片（U4）的第1引脚相连接，滤波芯片（U4）的第2引脚接VEE-5V电压，滤波芯片（U4）的第3引脚和第4引脚相连接；滤波芯片（U4）的第8引脚接入输入信号中的另一路信号；滤波芯片（U4）的第7引脚接VCC5V电压；滤波芯片（U4）的第6引脚接地，滤波芯片（U4）的第5引脚为滤波信号输出端。