[实用新型]基于全数字锁相环和开关电容滤波器的自适应滤波电路

说明书

技术领域

本实用新型属于信号处理技术领域，涉及一种倍频电路和开关电容滤波电路结合的开关电容自适应滤波电路，特别涉及一种基于全数字锁相环和开关电容滤波器的自适应滤波电路。 

背景技术

随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图像处理等各个方面得到了广泛的应用。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的；此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为全数字锁相环(简称ADPLL)。现阶段开关电容滤波器都采用模拟锁相环来实现自适应滤波，但是模拟锁相环有锁定频率范围窄、电路噪声大、信号混叠、易受外界环境影响等问题。其中心频点受压控振荡器（VCO）的限制而范围较小，环路带宽较窄；当参考源出现瞬断或者参考时钟源切换时，VCO输出时钟频率会出现较大的相位瞬变，影响开关电容滤波器的滤波效果。 

发明内容

本实用新型的目的是提供一种电路结构简单、成本低、功耗小的基于全数字锁相环和开关电容滤波器的自适应滤波电路，不易受外界环境影响，具有较好的滤波效果。

为实现上述目的，本实用新型采取的技术方案是：一种基于数字锁相环和开关电容滤波器的自适应滤波电路，包括整形电路、FPGA实现的全数字锁相环电路和开关电容滤波器。

整形电路，用于接收输入信号中的一路信号，将接收到的信号整形为方波信号，并将该方波信号输送给FPGA实现的全数字锁相环电路；

FPGA实现的全数字锁相环电路，用于接收整形电路输送的方波信号，对接收到的方波信号进行倍频，得到倍频后的输出信号，并将该倍频后的输出信号输送给开关电容滤波器；

开关电容滤波器，用于接收输入信号中的另一路信号，用于接收FPGA实现的全数字锁相环电路输送的倍频后的输出信号，将接收到的输入信号中的另一路信号和倍频后的输出信号分别输入到开关电容滤波器的信号输入端和时钟输入端，开关电容滤波器根据时钟输入端信号来控制滤波器的截止频率，输出经过滤波的信号，从而完成输入信号的自适应滤波。

本实用新型自适应滤波电路包括整形电路、FPGA实现的全数字锁相环电路和MAX295芯片构成的滤波电路。实现自适应滤波电路的原理是整形后的待处理信号输入到FPGA内。全数字锁相环程控分频模块检测其频率，并选择分频系数产生系统时钟，该时钟用来调节锁相环系统的中心频率，同时整形后的待处理信号在鉴相器和环路反馈信号进行相位比较，输出两者的相位差。鉴相器的输出送入同步检测电路和模K加减计数器。同步检测电路根据鉴相器的输出来判断是否锁相，输出同步信号，同步信号加到脉冲加减控制器，模K加减计数器以系统时钟为工作时钟进行滤波计数。当达到计数器预设值时，计数器输出相应的进位脉冲或者借位脉冲。脉冲加减控制器则根据进位脉冲或者借位脉冲和同步信号来调节输出脉冲的频率和相位。输出的倍频信号输入到MAX295的时钟输入端，来控制滤波器的截止频率，从而实现了自适应滤波。该自适应滤波电路结构简单，适用范围广，受温度变化影响小，可以实现1KHz～50KHz的自适应低通滤波。

附图说明

图1是本实用新型自适应滤波电路的结构示意图。

图2是本实用新型自适应滤波电路中FPGA实现的全数字锁相环电路的结构示意图。

图3是本实用新型自适应滤波电路中第一电源电路的结构示意图。

图4是本实用新型自适应滤波电路中第二电源电路的结构示意图。

图5是本实用新型自适应滤波电路中晶振电路的结构示意图。

图6是本实用新型的自适应滤波电路中FPGA芯片与MAX295芯片的连接电路图。

图7是本实用新型自适应滤波电路中使用的全数字锁相环的原理框图。

图8是本实用新型的FPGA全锁相环内部逻辑电路图。

图9是本实用新型的自适应滤波器幅频特性曲线图。

图1和图2中：1.整形电路，2.FPGA实现的全数字锁相环电路，3.开关电容滤波器，4.第一电源电路，5.第二电源电路，6.晶振电路，7. FPGA芯片。

具体实施方式