[实用新型]集成电路结构

说明书

技术领域

本公开内容总体涉及制作互补金属氧化物半导体集成电路，并且更具体地，涉及互补金属氧化物半导体集成电路中的硅锗碳(silicon germanium carbon)层的外延沉积。

背景技术

前沿技术需要在低功率操作的高性能。硅锗碳(经常由“Si(Ge)(C)”、“SiGe(C)”或者“SiGe：C”中的任一项表示)层的外延生长可以是用于提高器件性能的有吸引力的解决方案。然而在互补MOS(CMOS)设计内的n沟道金属氧化物半导体(NMOS)和p沟道MOS(PMOS)晶体管需要不同外延，从而产生在对一个晶体管类型执行外延时在保护另一晶体管类型中的挑战。常规方法需要图案化和在NMOS或者PMOS器件上使用附加间隔物，这降低器件性能、使集成很难并且导致所得电路上的不良缺陷率。

也就是说，因此在本领域中需要一种用于在制作CMOS集成电路期间外延沉积硅锗碳层的改进工艺。

实用新型内容

本公开旨在提供一种用于在制作CMOS集成电路期间外延沉积硅锗碳层的改进工艺。

本公开的一个方面提供一种集成电路结构，包括：

在衬底上的n型区域和p型区域二者之上的栅极电极；以及

在通过去除硅锗区域而留下的至少定义空间中与在所述n型区域之上的所述栅极电极相邻的硅锗碳区域。

优选地，所述硅锗碳区域邻接在所述n型区域之上的所述栅极电极上的侧壁间隔物。

优选地，还包括：

在所述侧壁间隔物上并且在所述硅锗碳区域之上的图案化硬掩模的剩余物。

优选地，所述硬掩模剩余物由氮化硅形成。

优选地，外延地生长所述硅锗碳区域。

本公开的另一方面还提供另一种集成电路结构，包括：

在衬底上的n型区域和p型区域二者之上的栅极电极；

与在所述p型区域之上的所述栅极电极相邻的硅锗区域；

在所述p型区域上的结构之上的图案化硬掩模；

用于在所述n型区域之上的所述栅极电极上的侧壁间隔物上的所述硬掩模的材料的剩余物；以及

与在所述n型区域之上的所述栅极电极相邻并且在所述硬掩模剩余物之下的包含至少硅和锗的区域。

优选地，与在所述n型区域之上的所述栅极电极相邻并且在所述硬掩模剩余物之下的包含至少硅和锗的所述区域是与在所述p型区域之上的所述栅极电极相邻的所述硅锗区域并行形成的硅锗区域。

优选地，与在所述n型区域之上的所述栅极电极相邻并且在所述硬掩模剩余物之下的包含至少硅和锗的所述区域是在所述硬掩模剩余物之下外延生长的硅锗碳区域。

优选地，所述硬掩模由氮化硅形成。

优选地，与在所述n型区域之上的所述栅极电极相邻并且在所述硬掩模剩余物之下的包含至少硅和锗的所述区域是在所述侧壁间隔物与从相接区域分离所述n型区域的隔离区域之间的区域。

本公开避免需要为NMOS或者PMOS晶体管形成和图案化与栅极电极相邻的单独间隔物以便形成Si(Ge)(C)区域，简化集成电路制作工艺流程中的Si(Ge)(C)形成的集成，而对器件性能和缺陷率的有害影响更少。

在描述以下具体实施方式之前，阐明贯穿本专利文献使用的某些字眼和短语的定义可以是有利的：术语“包括”及其派生词意味着包括而不限于；术语“或者”为包含意义，这意味着和／或；短语“与......关联”和“与之关联”及其派生词可以意味着包括、被包括在......内、与......互连、包含、被包含于......内、连接到或者与......连接、耦合到或者与......耦合、可与......连通、与......配合、交织、并置、与......邻近、限于或者用......限定、具有、具有......的性质等；并且术语“控制器”意味着控制至少一个操作的任何设备、系统或者其部分，可以在硬件、固件或者软件中实施这样的设备或者它们中的至少两项的某一组合。应当注意，可以无论本地还是远程地集中或者分布与任何特定控制器关联的功能。贯穿本专利文献提供用于某些字眼和短语的定义，本领域技术人员应当理解，在如果不是多数而为许多实例中，这样的定义适用于这样定义的字眼和短语的先前以及将来使用。

附图说明

为了更完整理解本公开内容及其优点，现在参照结合附图进行的以下描述，在附图中，相同标号代表相同部分：