[实用新型]半栅极控制源极肖特基势垒型隧穿场效应晶体管

说明书

技术领域

 本实用新型属于超大规模集成电路制造领域，主要涉及一种适用于超高集成度集成电路制造的半栅极控制源极肖特基势垒型隧穿场效应晶体管的具体结构。

背景技术

当前，基于硅材料的PIN型隧穿场效应晶体管(TFETs)，由于其有潜质具备更好的开关特性及更低的功耗，因此有可能取代MOSFETs器件而成为下一代超大规模集成电路逻辑单元或存储单元。然而，对比于MOSFETs器件，其劣势在于亚阈值斜率只是在局部超过MOSFETs器件，并且正向导通电流过小。且其漏极附近区域结构和MOSFETs器件相类似，因此，在栅极反向偏置时依然具有较大的栅极致漏极泄漏(GIDL)电流。为实现具有实用价值的隧穿场效应晶体管，必须解决上述问题。

为提高PIN隧穿晶体管的电学特性，目前的主要解决方案是通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，并以此提升亚阈值斜率并增大导通电流。然而这样的做法不但加大了生产成本，也增加了工艺难度。另一方面，采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，只能改善栅极对沟道电场分布的控制能力，而不能从本质上提高硅材料的隧穿几率，因此对于亚阈值斜率、导通状态下电流的驱动能力等方面的电学特性的改善很有限。但器件的反向泄漏电流则也会随着反向栅极作用的增强而增大。因此这些改良设计都不能从根本上显著提高PIN型隧穿晶体管的整体性能。此外，肖特基势垒MOSFETs晶体管，作为PIN型隧穿场效应晶体管的前期技术，利用在非本征半导体的两端分别形成相对于导带和价带的源、漏肖特基势垒，并通过栅极来控制电流的大小。这种器件需要在源、漏两端引入不同的硅化物材料来分别实现对于导带和价带的肖特基势垒。并且在重掺杂的非本征半导体表面形成肖特基势垒是极为困难的，重掺杂本身也严重减弱了栅极对源区和漏区电场分布和载流子分布的控制能力。因此很难实现高性能的实用型肖特基势垒MOSFETs晶体管。

发明内容

发明目的

为从根本上克服PIN型隧穿场效应晶体管和肖特基势垒MOSFETs晶体管各自的缺点和劣势，本实用新型提供一种高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管。

技术方案

本实用新型是通过以下技术方案来实现的：

一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层上方依次为金属源极、本征硅和重掺杂漏极；其中，金属源极作为器件源电极与本征硅的一端之间的接触部分形成源极肖特基势垒，本征硅的另一端为重掺杂漏极，本征硅表面为栅绝缘介质层，在栅绝缘介质层靠近源极一侧的上方形成半栅极，在栅绝缘介质层及半栅极的上方以及器件隔离部分沉积有层间隔离绝缘介质，金属源极上方为源电极金属导线，重掺杂漏极上方为漏电极金属导线。

金属源极与本征硅的一端之间所形成的源极肖特基势垒，其势垒高度小于本征硅的禁带宽度。

栅绝缘介质层的上方所形成的半栅极只附着于栅绝缘介质层的靠近金属源极一侧的上方，形成对于金属源极和重掺杂漏极的不对称结构。

优点及效果

本实用新型具有如下优点及有益效果：

（1）、由于本实用新型无需引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，因此可降低隧穿晶体管的工艺难度和生产成本；

（2）、由于源极肖特基势垒采用本征半导体材料和金属接触制成，因而无需对源极区进行掺杂，在使得源极肖特基势垒易于生成的同时，也使得其势垒宽度和能带弯曲程度更易于被栅极电压控制，因此拥有更好的压阈值特性；此外，通过半栅极控制的设计，在保持栅电压对肖特基势垒宽度和能带弯曲程度良好控制的前提下显著降低了栅极致漏极泄漏电流，使得器件具有更好的反向特性；

（3）具有工艺简单、成本廉价、高亚阈值斜率、高导通电流、低反向泄漏电流等优点。

附图说明

图1为本实用新型半栅极控制源极肖特基势垒型隧穿场效应晶体管在SOI衬底上形成的二维结构示意图；

图2至图8为本实用新型半栅极控制源极肖特基势垒型隧穿场效应晶体管的结构单元及其阵列的制备方法的一个具体实例的工艺流程图。

附图标记说：

1、金属源极；2、本征硅；3、重掺杂漏极；4、栅绝缘介质层；5、半栅极；6、源电极金属导线；7、漏电极金属导线；8、层间隔离绝缘介质；9、SOI晶圆的绝缘层；10、SOI晶圆的硅衬底。

具体实施方式