[实用新型]肖特基二极管

说明书

技术领域

本实用新型涉及一种半导体分立器件的制造方法，尤其涉及一种肖特基二极管。

背景技术

肖特基二极管是以金属(或金属硅化物)和半导体接触形成的二极管，简称肖特基二极管(Schottky Barrier Diode)，具有正向压降低、反向恢复时间很短的特点。由于肖特基二极管中少数载流子的存贮效应甚微，所以其频率响应仅为RC时间常数限制，因而，它是高频和快速开关的理想器件。其工作频率可达100GHz。

对于二极管来说，正向功耗PF＝I_F×V_F对总体功耗的贡献最大。由于二极管电流(I_F)是由应用预先决定的，因此要想降低功耗只能想办法降低正向压降(V_F)。现有大功率肖特基产品的正向压降相对较大，尤其是大电流情况下。降低正向压降的主要有降低势垒高度，降低外延厚度和增加源区面积，其中降低势垒高度和增加源区面积，则反向电流(I_R)增加，带来反向功耗增加。因此降低外延厚度就成为在保持反向功耗和正向功率不变的情况下降低压降的主要方法之一。

由于大功率肖特基二极管的正向输出电流较大，成本较高，如果损坏会造成较大的损失，而静电冲击就是造成器件损坏的主要原因之一，现有的肖特基二极管的ESD(静电放电，Electrostatic Discharge)能力较差，尤其是电压较高的情况下，一般小于8KV。在现有技术中，防止静电冲击造成损坏的方法包括增加外围防静电冲击电路或者提高器件本身的抗静电能力。然而，增加外围电路使成本进一步增加同时还需要扩大电路板的面积。因此，如何提高肖特基二极管器件本身的抗静电能力，就成为肖特基二极管在抗静电冲击能力方面需要解决的主要问题。

实用新型内容

本实用新型的目的是提供一种肖特基二极管，能够降低所述肖特基二极管正向压降，并能提高所述肖特基二极管的抗静电能力，提高所述肖特基二极管的性能。

为解决上述问题，本实用新型提供一种肖特基二极管，包括：

半导体衬底；

外延层，位于所述半导体衬底的一侧；

保护环，位于背离所述半导体衬底一侧的所述外延层中；

凹槽，位于所述外延层背离所述半导体衬底一侧的表面，所述保护环包围所述凹槽，并与所述凹槽通过所述外延层相隔离，所述凹槽的深度小于所述保护环的深度。

进一步的，所述肖特基二极管还包括：

钝化层，位于所述外延层背离所述半导体衬底一侧，所述钝化层具有一引线孔，所述保护环围绕所述引线孔；

势垒合金层，位于所述引线孔中的所述外延层上；

正面电极，位于所述势垒合金层上；

背面电极，位于所述半导体衬底背离所述外延层的一侧。

进一步的，所述钝化层的材料为二氧化硅。

进一步的，所述势垒合金层的厚度为

进一步的，所述凹槽的深度小于等于所述保护环的深度的三分之二。

进一步的，所述凹槽的深度比所述保护环的深度小0.6μm～1.6μm。

进一步的，所述凹槽的深度为0.6μm～0.8μm。

进一步的，所述保护环的深度为1.2μm～2μm。

进一步的，所述保护环的内径与所述凹槽之间的距离为15μm～30μm。

与现有技术相比，本实用新型的所述肖特基二极管主要具有以下优点：

1、在本实用新型提供的所述肖特基二极管中，所述保护环包围所述凹槽，并与所述凹槽通过所述外延层相隔离，所述凹槽的深度小于所述保护环的深度，与现有技术相比，所述凹槽的设置减薄了所述外延层中源区的厚度，降低了所述外延层上源区位置的压降，从而使所述肖特基二极管的整体正向压降有所降低；同时，所述凹槽位于所述保护环内，所述凹槽并未达到所述保护环的电场明显变化区域，因此，在所述肖特基二极管正向施压时，所述凹槽对电压无影响；当所述肖特基二极管反向施压时，由于所述凹槽处的源区的厚度变薄，改变了所述肖特基二极管受到ESD冲击时的电场分布，使所述肖特基二极管受到ESD冲击时主要受冲击的区域为所述凹槽处的源区以及所述保护环的区域(现有技术中的肖特基二极管受到ESD冲击时主要受冲击的区域为所述保护环的区域)，所以，增加了受冲击的区域面积，从而降低了冲击时的电流密度，提高了所述肖特基二极管的抗ESD冲击能力。