[实用新型]集成电路和电子设备

说明书

技术领域

本公开内容涉及集成电路和电子设备。本公开内容的一些实施例具体地涉及具有金属栅极半导体器件的集成电路，其中一个类型的金属栅极半导体器件的沟道被压缩性地应变而另一类型的金属栅极半导体器件的沟道被拉伸性地应变。

背景技术

应变半导体器件的沟道可以提高器件的性能。一些半导体器件(诸如晶体管)具有电荷载流子在半导体器件被激活时移动经过的沟道。电荷载流子在器件的沟道中的迁移率可以是在确定器件的性能时的重要因素。例如半导体器件的切换速度和／或驱动强度可以依赖于电荷载流子在器件的沟道中的迁移率。应变半导体器件的沟道可以增强电荷载流子在沟道中的迁移率(相对于电荷载流子在未应变的沟道中的迁移率)，由此提高器件的性能(例如切换速度或者驱动强度)。例如可以在拉伸性地应变的沟道中增强空穴(用于一些类型的半导体器件，诸如n沟道MOSFET的电荷载流子)的迁移率。可以通过施加拉伸性应力来变形(例如伸展)拉伸性地应变的沟道。作为另一示例，可以在压缩性地应变的沟道中增强电子(用于一些类型的半导体器件(诸如p沟道MOSFET)的电荷载流子)的迁移率。可以通过施加压缩性应力来变形(例如压缩)压缩性地应变的沟道。

已知用于制作具有应变的沟道的半导体器件的技术。可以在硅衬底中通过在具有不同晶格的另一晶态衬底上面生长硅衬底来引起应变。例如可以通过在具有比硅更大的晶格、因此向硅晶格施加拉伸性应力的锗化硅(SiGe)上面生长硅衬底来引起拉伸应变。作为另一示例，可以通过在具有比硅更小的晶格、因此向硅晶格施加压缩性应力的碳化硅(例如SiCP)上面生长硅衬底来引起压缩应变。然而利用这一技术，可能难以在硅的一些部分(例如用于PFET沟道)中引起压缩应变而在硅的其它部分(例如用于NFET沟道)中引起拉伸应变。

可以通过向硅衬底中注入材料以改变衬底的区域中(例如沟道区域中)的晶格来形成应变的沟道。例如注入可以用来形成拉伸性地应变的碳化硅(例如SiCP)沟道区域，因为硅衬底的更大晶格向碳化硅沟道的更小晶格施加拉伸性应力。作为另一示例，注入可以用来形成压缩性地应变的锗化硅(例如SiGe)沟道区域，因为硅衬底的更小晶格向锗化硅沟道的更大晶格施加压缩性应力。然而这一技术可能需要在制作工艺期间的很低温度(例如-60℃)并且可能加剧短沟道效应(SCE)。

也可以通过半导体器件的栅极上形成“衬垫”或者“盖层”来形成应变的沟道。例如在PFET的栅极上形成的氮化硅衬垫可以向PFET的沟道施加压缩性应力，并且在NFET的栅极上形成的不同氮化硅衬垫可以向NFET的沟道施加拉伸性应力。然而这一技术可能需要包括化学机械抛光(CMP)的附加工艺步骤。

在半导体器件的栅极包括金属材料时，器件的“金属栅极”可以向沟道施加应力、由此形成应变的沟道。一些金属栅极可以包括金属部分和功函数层。功函数层可以调制栅极的功函数、由此向工艺工程师给予对器件的带隙、阈值电压等的控制。

实用新型内容

鉴于上述内容，本实用新型的实施例旨在至少部分地解决现有技术中的一些问题。

根据本实用新型的一个方面，提供一种集成电路，包括：第一类型的第一半导体器件，包括第一栅极和第一应变的沟道，所述第一栅极包括第一金属材料，所述第一应变的沟道是以第一方式应变的；以及第二类型的第二半导体器件，包括第二栅极和第二应变的沟道，所述第二栅极包括第二金属材料，所述第二应变的沟道是以第二方式应变的，其中所述第一栅极和所述第二栅极共同地包括三种或者更少的金属材料。

可选地，在所述第一半导体器件的所述第一栅极中和在所述第二半导体器件的所述第二栅极中包括相同金属材料。

可选地，向所述第一应变的沟道施加的应力的量值和／或定向至少部分依赖于所述第一栅极的单元的性质。

可选地，所述第一半导体器件和所述第二半导体器件分别是p沟道晶体管和n沟道晶体管；以所述第一方式应变所述第一应变的沟道包括压缩性地应变所述第一应变的沟道；并且以所述第二方式应变所述第二应变的沟道包括拉伸性地应变的所述第二应变的沟道。

可选地，所述第一栅极向所述第一半导体器件的所述第一应变的沟道施加压缩性应力；并且所述第二栅极向所述第二半导体器件的所述第二应变的沟道施加拉伸性应力。

可选地，压缩性地应变所述第一应变的沟道包括在水平方向和／或竖直方向上压缩性地应变所述第一应变的沟道。

可选地，拉伸性地应变所述第二应变的沟道包括在水平方向和／或竖直方向上拉伸性地应变所述第二应变的沟道。