[实用新型]一种静电放电保护电路

权利要求书

1.一种静电放电保护电路，其特征在于，包括：

箝位开关管，具有第一端、第二端和控制端，其中第一端耦接至第一节点，第二端耦接至第二节点；以及

箝位控制电路，耦接在第一节点与第二节点之间，箝位控制电路检测第一节点与第二节点之间电压的上升时间，并基于该上升时间产生箝位控制信号来控制箝位开关管的导通与关断；其中

当上升时间小于第一时间阈值时，箝位开关管导通，且箝位开关管的导通时长为第二时间阈值，其中第一时间阈值小于第二时间阈值。

2.如权利要求1所述的静电放电保护电路，其特征在于，箝位控制电路包括：

静电放电判断电路，耦接在第一节点与第二节点之间，在其输出端提供触发信号；

导通时长控制电路，耦接在第一节点与第二节点之间，在其输出端提供导通时长信号；

逻辑控制电路，具有第一输入端，第二输入端以及输出端，其中第一输入端耦接至静电放电电路的输出端以接收触发信号，第二输入端耦接至导通时长控制电路的输出端以接收导通时长信号，基于触发信号和导通时长信号，逻辑控制电路在其输出端产生箝位控制信号。

3.如权利要求2所述的静电放电保护电路，其特征在于：

当上升时间小于第一时间阈值时，触发信号为脉冲宽度等于第一时间阈值的脉冲信号；

当上升时间小于第二时间阈值时，导通时长信号为脉冲宽度等于第二时间阈值的脉冲信号。

4.如权利要求3所述的静电放电保护电路，其特征在于，逻辑控制电路包括触发器，该触发器具有置位端，复位端和输出端，其中置位端耦接至静电放电判断电路的输出端以接收触发信号，复位端耦接至导通时长控制电路的输出端以接收导通时长信号，输出端耦接至箝位开关管的控制端以提供箝位控制信号。

5.如权利要求1所述的静电放电保护电路，其特征在于，箝位控制电路包括：

第一定时器，耦接在第一节点与第二节点之间，具有输出端；

第二定时器，耦接在第一节点与第二节点之间，具有输出端；

反相器，具有输入端和输出端，其中输入端耦接至第二定时器的输出端；

第一PMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第一节点，栅极端耦接至第一定时器的输出端；以及

第一NMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第二节点，栅极端耦接至反相器的输出端，漏极端耦接至第一PMOS晶体管的漏极端和箝位开关管的控制端。

6.如权利要求5所述的静电放电保护电路，其特征在于：

第一定时器，包括分别具有第一端和第二端的第一电阻器和第一电容器，其中第一电阻器的第一端耦接至第一节点，第一电阻器的第二端耦接至第一电容器的第一端，第一电容器的第二端耦接至第二节点，且第一电阻器的第二端耦接至第一定时器的输出端；

第二定时器，包括分别具有第一端和第二端的第二电容器和第二电阻器，其中第二电容器的第一端耦接至第一节点，第二电容器的第二端耦接至第二电阻器的第一端，第二电阻器的第二端耦接至第二节点，且第二电容器的第二端耦接至第二定时器的输出端。

7.如权利要求5所述的静电放电保护电路，其特征在于，反相器包括：

第二PMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第一节点，栅极端耦接至第二定时器的输出端；以及

第二NMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第二节点，栅极端耦接至第二定时器的输出端，漏极端耦接至第二PMOS晶体管的漏极端和反相器的输出端。

8.如权利要求1所述的静电放电保护电路，其特征在于，第一节点用作功率电源引脚，第二节点用作接地引脚。

9.如权利要求1所述的静电放电保护电路，其特征在于，箝位开关管包括NMOS晶体管。