[实用新型]一种静电放电保护电路

说明书

技术领域

本实用新型主要涉及一种电子电路，尤其但不排他地涉及一种静电放电保护电路。

背景技术

通常，集成电路需要静电放电(Electrostatic Discharge,ESD)保护电路在检测到ESD事件时导通箝位器件，并保持该箝位器件导通直到静电放电事件结束。图1所示为现有的静电放电保护电路100的电路原理图。静电放电保护电路100包括箝位控制电路103和箝位开关管104。如图1所示，箝位控制电路103耦接在节点101和102之间，通过检测节点101和102之间电压信号（例如图1所示的电压V_AB）的上升时间来判断是否发生静电放电事件。一般地，静电放电事件下电压V_AB的上升时间为10ns～100ns。当检测到静电放电事件发生时，箝位控制电路103产生箝位控制信号vg将箝位开关管104导通一预设时长。由于集成电路正常上电时电压V_AB的上升时间处于微秒级，远大于静电放电事件时电压V_AB的上升时间，因此箝位控制电路103可以根据电压V_AB的上升时间将静电放电事件与正常上电事件区分开来。

在图1所示的现有技术中，当箝位控制电路103检测到电压V_AB的上升时间小于时间阈值τ1时，说明静电放电事件发生，箝位开关管104立即导通，并且箝位开关管104的导通时长等于时间阈值τ1。为保证箝位开关管104在整个静电放电事件中处于导通状态，时间阈值τ1应当足够大，通常为1μs。

然而在一些应用下，例如当有热插拔事件发生时，电压V_AB的上升时间会比较短，一般为几微秒或者甚至数百纳秒，在这种情况下箝位开关管104可能误导通，影响电路的正常工作。

实用新型内容

针对现有技术中的一个或多个问题，本实用新型的目的是提供一种静电放电保护电路，其能将热插拔事件与静电放电事件区分开来。

为实现上述目的，本实用新型提供一种用于静电放电的保护电路，该静电放电保护电路包括：箝位开关管，具有第一端、第二端和控制端，其中第一端耦接至第一节点，第二端耦接至第二节点；箝位控制电路，耦接在第一节点与第二节点之间，箝位控制电路检测第一节点与第二节点之间电压的上升时间，并基于该上升时间产生箝位控制信号来控制箝位开关管的导通与关断；以及当上升时间小于第一时间阈值时，箝位开关管导通，且箝位开关管的导通时长为第二时间阈值，其中第一时间阈值小于第二时间阈值。

在一个实施例中，箝位控制电路包括：静电放电判断电路，耦接在第一节点与第二节点之间，在其输出端提供触发信号；导通时长控制电路，耦接在第一节点与第二节点之间，在其输出端提供导通时长信号；逻辑控制电路，具有第一输入端，第二输入端以及输出端，其中第一输入端耦接至静电放电电路的输出端以接收触发信号，第二输入端耦接至导通时长控制电路的输出端以接收导通时长信号，基于触发信号和导通时长信号，逻辑控制电路在其输出端产生箝位控制信号。

在其中一个实施例中，当上升时间小于第一时间阈值时，触发信号为脉冲宽度等于第一时间阈值的脉冲信号；当上升时间小于第二时间阈值时，导通时长信号为脉冲宽度等于第二时间阈值的脉冲信号。

在进一步的实施例中，逻辑控制电路包括触发器，该触发器具有置位端，复位端和输出端，其中置位端耦接至静电放电判断电路的输出端以接收触发信号，复位端耦接至导通时长控制电路的输出端以接收导通时长信号，输出端耦接至箝位开关管的控制端以提供箝位控制信号。

在另一个实施例中，箝位控制电路包括：第一定时器，耦接在第一节点与第二节点之间，具有输出端；第二定时器，耦接在第一节点与第二节点之间，具有输出端；反相器，具有输入端和输出端，其中输入端耦接至第二定时器的输出端；第一PMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第一节点，栅极端耦接至第一定时器的输出端；以及第一NMOS晶体管，具有源极端、漏极端和栅极端，其中源极端耦接至第二节点，栅极端耦接至反相器的输出端，漏极端耦接至第一PMOS晶体管的漏极端和箝位开关管的控制端。