[实用新型]一种叠层芯片的晶圆级铜凸块封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域中的晶圆级封装，特别是涉及一种叠层芯片的晶圆级铜凸块封装结构。

背景技术

目前的封装技术依然是传统封装为主流，虽然进入21世纪以后，圆片级先进封装在影像传感器、闪存、逻辑器件及功率芯片等行业得到了大规模的应用，先进封装的市场份额也逐年保持高速增长，但是先进封装在技术上还存在许多不足，还有不少技术上的难题需要解决，在这些难题解决前，一些芯片还必须选用传统技术进行封装。

微电子行业以符合摩尔定律的速度在发展，决定了在单颗芯片上集成了更多的场效应管、各种电阻、电容器件及逻辑关系，也造成了在更小的单颗芯片上会有更多地对外电性连接点（pad）需要做对外连接，且随着高频信号的使用增多，特别是在通讯芯片及MEMS（微机电系统）行业，对信号串扰、噪声的要求逐渐提高，对单颗芯片上拥有更多的功能模块集成也提出了更多地要求，所以在避免串扰、降低噪声的基础上，单芯片上集成更多功能模块的芯片也越来越多，但受制于晶圆级封装技术的一些行业难题，此类芯片之前全部选用传统封装技术进行芯片封装，叠层结构的晶圆减薄、切割之后进行单颗芯片的粘片，然后通过多层布线的方式来进行电性连接。

但是，随着消费类电子，更小、更薄、更低功耗、更低成本的发展趋势，对半导体封装行业的要求也越来越高，半导体封装也朝着高集成度、高密度、更薄、更小、更低功耗、更低成本的方向发展。传统封装技术的局限性也逐渐凸显，封装后的芯片尺寸过大、过厚、信噪比高、寄生电容高、成本高等问题也受到了越来越多的质疑。

实用新型内容

本实用新型所要解决的技术问题是提供一种叠层芯片的晶圆级铜凸块封装结构，解决传统封装所带来的尺寸、性能、成本等问题。

本实用新型解决其技术问题所采用的技术方案是：提供一种叠层芯片的晶圆级铜凸块封装结构，包括叠层芯片，所述叠层芯片包括第一硅承载层和第二硅承载层，所述第二硅承载层铺设在所述第一硅承载层的底部形成凸起区域；所述第一硅承载层的底部和凸起区域上均生长有电性隔绝层，所述第一硅承载层的底部上的电性隔绝层上留有第一开口；所述第一开口中设有第一电性连接点；所述凸起区域上的电性隔绝层上留有第二开口；所述第二开口中设有第二电性连接点；所述电性隔绝层上生长有光阻层；所述光阻层上生长有金属层；所述金属层覆盖所述第一电性连接点和第二电性连接点；所述第一电性连接点上通过多次电镀形成第一铜凸块；所述第二电性连接点上通过多次电镀形成第二铜凸块；所述第一铜凸块和第二铜凸块顶部处于同一水平面；所述第一铜凸块和第二铜凸块的顶部生长有等高度的金属球。

所述光阻层覆盖凸起区域的侧面。

所述铜凸块为方形或圆形。

所述凸起区域高出所述第一硅承载层底部20-40微米。

所述第一铜凸块的高度为80-120微米；所述第二铜凸块的高度为40-100微米。

所述光阻层的厚度为10-15微米。

所述金属层的厚度为1-2微米。

所述金属层覆盖凸起区域的侧面。

有益效果

由于采用了上述的技术方案，本实用新型与现有技术相比，具有以下的优点和积极效果：本实用新型能够避免不同功能模块之间的信号串扰及高频噪声，对应的，凸起部分及芯片底部各有对外电性连接点，且这些对外电性连接点不在同一层面上，对应此结构，本发明应用了铜凸块(copper pillar)的多次分布，以达成凸起区域上的铜凸块和芯片底部铜凸块的高度一致，并且运用了雾化光阻涂布技术，保证了凸起区域侧壁的光阻覆盖性。使用铜凸块作为对外电性连接，可以在更小的芯片尺寸上排布更多的对外电性连接点，使单位面积内焊垫排布更为密集，从而得到集成度更高、串扰更小、噪声更低的封装模块、制造成本也大幅度降低。

附图说明

图1是本实用新型的叠层多功能芯片的剖面示意图；

图2是本实用新型的叠层芯片涂覆光阻后光刻图形转移后的剖面示意图；

图3是本实用新型的叠层芯片溅射金属后的剖面示意图；

图4是本实用新型的第一次厚光刻胶涂覆并且光刻图形转移后的结构主视图；

图5是本实用新型的芯片底部电镀后的剖面示意图；

图6是本实用新型的第二次厚光刻胶涂布及光刻图形转移后的剖面示意图；

图7是本实用新型的第二次电镀的剖面示意图；

图8是本实用新型的成品剖面示意图；

图9是本实用新型的成品平面示意图。

具体实施方式