[实用新型]一种PWM整流器电流滞环控制数字实现系统

权利要求书

1.一种PWM整流器电流滞环控制数字实现系统，其特征在于包括依次连接的PWM驱动电路(2)、三相电压型逆变器(1)、电压和电流信号采集部分(3)、输出电感(4)和三相交流电网(5)，电网电流和直流电压经过电压和电流信号信号采集部分(3)到TI F28069 DSP芯片的A／D电路(6)进行采样，片内的CLA模块(6)通过A／D值读取程序模块(11)直接读取A／D采样的结果，并通过平均值计算程序模块(12)计算出100微秒的平均值，存储到CLA-to-CPU RAM存储器(10)中，主CPU模块(8)能够每100微秒通过CLA-to-CPU RAM存储器(10)来读取这些采样值，结合这些采样值通过电网电压锁相模块(15)、直流电压控制模块(16)、开关频率控制模块(17)和给定电流产生模块(18)计算出三相电流给定和滞环宽度给定存储到CPU-to-CLA RAM存储器(9)中，CLA模块(6)每100微秒通过CPU-to-CLA RAM存储器(9)来读取三相电流给定和滞环宽度给定，通过电流滞环控制模块(14)产生PWM输出，PWM输出通过PWM驱动电路(2)来控制PWM整流器中三相逆变器IGBT的导通，CLA模块(6)中的开关频率计算模块(13)通过统计每个开关管的开关次数来计算出每一相的开关频率，并能通过CLA-to-CPU RAM存储器(10)传递给主CPU模块(8)，主CPU模块(8)读取到每相的开关频率参与到开关频率控制模块(17)中来产生滞环宽度给定。

2.根据权利要求1所述的PWM整流器电流滞环控制数字实现系统，其特征在于所述的PWM整流器电流滞环控制数字实现系统的采样环节是通过配置CPU定时器(0)的周期为5微秒，AD的触发源选择为CPU定时器(0)，采用降低AD采样窗口的时间来保证16个通道的采样在5微秒内完成，通过电流滞环控制模块来控制开关管的导通，同时5微秒也实现了a相桥臂上管和a相桥臂下管的死区时间。