[实用新型]一种PWM整流器电流滞环控制数字实现系统

说明书

技术领域

本实用新型涉及电力电子控制技术领域，具体涉及一种PWM整流器电流滞环控制数字实现系统。

背景技术

目前的PWM整流器以其功率双向流动、电网侧单位功率因数运行、输入电流正弦度好等诸多优点，在交流调速、不间断电源、无功补偿、新能源等领域获得了广泛的应用。PWM整流器常用的控制策略有电流滞环控制、正弦PWM控制、空间矢量PWM控制等。电流滞环控制方法具有控制简单、响应快、跟踪精度高、系统稳定性好等优点，所以在PWM整流器输出电流的控制环节，它是一种常用的控制方法。传统的电流滞环控制一般采用模拟电路来实现，但模拟电路较之数字电路具有明显缺陷，如电路的零漂、噪声的干扰、误触发等。目前采用最多的方法是利用常规的定频采样进行滞环控制，控制周期大约是几十到几百微秒，但由于开关时间选择固定，同一指令仅能跟踪一次，造成实际电流毛刺忽大忽小，电流控制精度不高，控制效果不理想；常规数字采样，各运算控制模块不能根据响应要求进行调节，控制系统的稳定性和抗扰动能力不高；并且，常规控制，DSP的主循环运算和中断运算之间如果配合不好，将严重影响电流控制的实时性和电流滞环跟踪的同步性。

发明内容

本实用新型的目的提供一种PWM整流器电流滞环控制数字实现系统，采用TI的Piccolo系列的TMS320F28069 DSP来完成电流滞环控制，充分利用该芯片双核处理器的功能，在主CPU中完成PWM整流器设备的逻辑控制、通讯及三相电流给定的产生，在控制率加速器中完成电流滞环控制策略，产生PWM脉冲去驱动主回路的功率开关管，实现PWM整流器功能。控制律加速器是一个独立、完全可编程的32位浮点数学处理器，它将并行控制环执行功能引入到C28x系列器件。CLA的低中断延迟使得它能即时读取ADC采样。这就极大降低了ADC采样到输出的延时，实现了更快的系统响应和更高频率的控制回路。通过利用CLA来服务对时间要求严格控制回路，主CPU就能自由地处理其它诸如通信、诊断之类的系统任务。

为了克服现有技术中的不足，本实用新型提供了一种PWM整流器电流滞环控制数字实现系统的解决方案，具体如下：

一种PWM整流器电流滞环控制数字实现系统，包括依次连接的PWM驱动电路2、三相电压型逆变器1、电压和电流信号采集部分3、输出电感4和三相交流电网5，电网电流和直流电压经过电压和电流信号信号采集部分3到TIF28069DSP芯片的A／D电路6进行采样，片内的CLA模块6通过A／D值读取程序模块11直接读取A／D采样的结果，并通过平均值计算程序模块12计算出100微秒的平均值，存储到CLA-to-CPU RAM存储器10中，主CPU模块8能够每100微秒通过CLA-to-CPURAM存储器10来读取这些采样值，结合这些采样值通过电网电压锁相模块15、直流电压控制模块16、开关频率控制模块17和给定电流产生模块18计算出三相电流给定和滞环宽度给定存储到CPU-to-CLA RAM存储器9中，CLA模块6每100微秒通过CPU-to-CLA RAM存储器9来读取三相电流给定和滞环宽度给定，通过电流滞环控制模块14产生PWM输出，PWM输出通过PWM驱动电路2来控制PWM整流器中三相逆变器IGBT的导通，CLA模块6中的开关频率计算模块13通过统计每个开关管的开关次数来计算出每一相的开关频率，并能通过CLA-to-CPU RAM存储器10传递给主CPU模块8，主CPU模块8读取到每相的开关频率参与到开关频率控制模块17中来产生滞环宽度给定。

所述的PWM整流器电流滞环控制数字实现系统的采样环节是通过配置CPU定时器0的周期为5微秒，AD的触发源选择为CPU定时器0，采用降低AD采样窗口的时间来保证16个通道的采样在5微秒内完成，通过电流滞环控制模块来控制开关管的导通，同时5微秒也实现了a相桥臂上管和a相桥臂下管的死区时间。