[实用新型]一种基于忆阻器的Duffing-van der Pol 振荡电路有效
| 申请号： | 201320856113.2 | 申请日： | 2013-12-20 |
| 公开（公告）号： | CN203734620U | 公开（公告）日： | 2014-07-23 |
| 发明（设计）人： | 陆益民;朱志勇;黄险峰 | 申请（专利权）人： | 广西大学 |
| 主分类号： | H03B5/32 | 分类号： | H03B5/32 |
| 代理公司： | 北京中誉威圣知识产权代理有限公司 11279 | 代理人： | 彭晓玲 |
| 地址： | 530004 广西壮族*** | 国省代码： | 广西;45 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 基于 忆阻器 duffing van der pol 振荡 电路 | ||
1.一种基于忆阻器的Duffing-van der Pol振荡电路，其特征在于：该电路包括：激励电源e(t)、电阻R、第一电容C1、第二电容C2和忆阻器M；
所述激励电源e(t)的一端与电阻R的一端连接；
所述电阻R的另一端分别与第一电容C1的一端、第二电容C2的一端连接；
所述第二电容C2的另一端与忆阻器M的一端连接；
所述忆阻器M的另一端、第一电容C1的另一端均与激励电源e(t)的另一端连接。
2.根据权利要求1所述的基于忆阻器的Duffing-van der Pol振荡电路，其特征在于：
将所述忆阻器等效于忆阻器电路，所述忆阻器电路包括：电阻R1、R2、R3、R4、电容C3、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3、第一模拟乘法器A1和第二模拟乘法器A2；
所述第一运算放大器U1的同相输入端与电容C2的另一端连接，第一运算放大器U1的反相输入端分别与第一运算放大器U1输出端和电阻R1的一端连接；
所述第二运算放大器U2的同相输入端与第一电容C1和激励电源e(t)的公共端连接，第二运算放大器U2的反相输入端分别与电阻R1的另一端和电容C3的一端连接；第二运算放大器U2的输出端分别与电容C3的另一端和第一模拟乘法器A1的两个乘数信号输入端连接；
所述第二模拟乘法器A2的一个乘数信号输入端与第一模拟乘法器A1的乘积信号输出端连接；第二模拟乘法器A2的另一个乘数信号输入端分别与第二电容C2的另一端、第一运算放大器U1的同相输入端、第三运算放大器U3的同相输入端、电阻R3的一端连接，第二模拟乘法器A2的另一个乘积信号输出端与连接电阻R2的一端连接；
所述第三运算放大器U3的反相输入端分别与电阻R2的另一端和电阻R4的一端连接；第三运算放大器U3的输出端分别与电阻R3的另一端和电阻R4的另一端连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广西大学，未经广西大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201320856113.2/1.html，转载请声明来源钻瓜专利网。
