[实用新型]主板测试元件和主板测试系统

权利要求书

1.一种主板测试元件，其特征在于，包括： 

一第一基板、一第一电连接器与一测试芯片，所述第一电连接器与所述测试芯片都设置在所述第一基板上，且所述第一电连接器电性连接所述测试芯片；其中， 

所述测试芯片用于存储测试主板的应用程序代码； 

所述第一电连接器用于与主板的第二电连接器相电性连接，以使所述主板的中央处理器CPU得以通过所述第二电连接器调用所述主板测试元件中的所述测试芯片对所述主板进行测试。 

2.根据权利要求1所述的主板测试元件，其特征在于，所述第一电连接器包括两排针脚，每排针脚包括N个针脚，所述N为大于或等于4的整数； 

所述测试芯片具有串行外设接口SPI接口；所述第一电连接器中的4个针脚分别与所述测试芯片的SPI接口的使能信号线、数据输出线、数据输入线、时钟信号线连接。 

3.根据权利要求2所述的主板测试元件，其特征在于，所述第一电连接器的一个针脚与所述测试芯片的供电电源线连接，以使所述主板对所述测试芯片进行供电，所述连接所述测试芯片的供电电源线的针脚相异于所述连接所述测试芯片的SPI接口的4个针脚。 

4.一种主板测试系统，其特征在于，包括： 

一主板测试元件，具有一第一基板、一第一电连接器与一测试芯片，所述第一电连接器与所述测试芯片都设置在所述第一基板上，且所述第一电连接器电性连接所述测试芯片，所述测试芯片用于存储测试主板的应用程序代码； 

一主板，具有一第二电连接器，所述第二电连接器设置在所述主板上，所述第二电连接器电性连接所述主板的中央处理器CPU； 

其中，所述第一电连接器与所述第二电连接器为相电性连接，以使所述主板的CPU得以调用所述主板测试元件中的所述测试芯片对所述主板进行测试。 

5.根据权利要求4所述的主板测试系统，其特征在于，所述第一电连接器直接地结合所述第二电连接器。 

6.根据权利要求4所述的主板测试系统，其特征在于，还包括一连接件，所述连接件的两侧分别电性连接所述第一电连接器及所述第二电连接器。 

7.根据权利要求6所述的主板测试系统，其特征在于，所述第一电连接器包括两排针脚，所述第二电连接器包括两排针脚，每排针脚包括N个针脚，所述连接件的两侧分别包括两排针孔，每排针孔包括N个针孔，所述N为大于或等于4的整数； 

所述测试芯片具有串行外设接口SPI接口；所述第一电连接器中的4个针脚分别与所述测试芯片的SPI接口的使能信号线、数据输出线、数据输入线、时钟信号线连接； 

所述CPU具有SPI接口；所述第二电连接器中的4个针脚分别与所述CPU的SPI接口的使能信号线、数据输出线、数据输入线、时钟信号线连接。 

8.根据权利要求7所述的主板测试系统，其特征在于，所述第一电连接器中连接所述测试芯片的SPI接口的4个针脚的位置，与，所述第二电连接器中连接所述CPU的SPI接口的4个针脚的位置相同。 

9.根据权利要求7或8所述的主板测试系统，其特征在于，所述第一电连接器的一个针脚与所述测试芯片的供电电源线连接，所述第二电连接器中的一个针脚与所述主板的电源电性连接，以使所述主板对所述测试芯片进行供电，所述连接所述测试芯片的供电电源线的针脚相异于所述连接所述测试芯片的SPI接口的4个针脚，所述电性连接所述主板的电源的针脚相异于所述连接所述CPU的SPI接口的4个针脚。 

10.根据权利要求7或8所述的主板测试系统，其特征在于，所述主板的存储芯片具有SPI接口；所述第二电连接器中的一个针脚与所述主板的存储芯片的SPI接口的使能信号线连接，所述电性连接所述存储芯片的SPI接口的使能信号线的针脚相异于所述连接所述CPU的SPI接口连接的4个针脚； 

所述主板的存储芯片的SPI接口的数据输出线、数据输入线、时钟信号线分别与所述CPU的SPI接口的数据输出线、数据输入线、时钟信号线连接； 

其中，所述连接存储芯片的SPI接口的使能信号线的针脚与所述连接CPU的SPI接口的使能信号线的针脚得以通过跳冒装置连接实现所述第二电连接器短接。