[发明专利]用于形成熔断器的方法

说明书

技术领域

本发明涉及集成电路的电子熔断器(e-fuse)。更特别地，本发明涉及形成于后段制程(BEOL)的互连金属层内的电子熔断器。

背景技术

在先进的集成电路技术中，电子熔断器已经实现于多晶硅(PC)级别上。在编程期间，持续时间短的高电流脉冲能够通过电子熔断器结构以不可逆地使硅化物迁移至PC的顶部，从而导致电阻变化并且从而充当可编程的熔断器。但是，随着缩放继续进行到更紧密的间距，变得越来越难以用高k值的金属栅过程(metal gate processes)来为某些器件集成方案实现PC级别的电子熔断器。正因如此，存在着实现金属互连级别的电子熔断器(即，后段或者“BEOL电子熔断器”)并且使用电迁移现象(EM)来对熔断器编程的驱动。

常规的BEOL电子熔断器结构包括用于连接上线路122和下线路112的通孔124，如图1A所示。线路122能够被连接以作为电子熔断器的阳极来执行，而线路112能够被连接以作为阴极来执行，电子经由通孔124从线路112流到线路122。通孔124能够是单一通孔或堆叠通孔。在实现BEOL电子熔断器方面存在若干挑战。举个例说，至少部分地由于与铜互连一起使用的内衬材料(例如，钽(Ta)和氮化钽(TaN))必须连同铜一起烧断以便实现适当的熔断器编程的事实，对BEOL电子熔断器编程与PC电子熔断器相比可能需要更大的电流。Thei等人的美国专利公开2005/0285222 A1建议通过有意使通孔224相对于下线路212(或者相对于上线路222或相对于两者)不对准来允许在较低的电流下对电子熔断器编程，如图2A所示(示于Thei等人的图14a)。当偏移距离“D”时，在通孔/线路的界面处的接触面积X被减 小，这在理论上会将电流密度集中于该界面处。但是这种方法并不可靠，因为接触面积在处理期间还能够垂直延伸以包含面积Y(见图2B)。这种通孔偏移设计还会使得该结构容易受对邻近电路元件的电流泄漏影响，从而降低可靠性和产量。而且，这种相对于上线路222的失准需要单镶嵌工艺，这会增加制造成本。

除了需要相对高的编程电流外，有关常规的BEOL电子熔断器的另一问题是控制空隙(void)的位置。与电子熔断器元件相邻的线路级特征件能够是相当接近的，使得当通过BEOL电子熔断器的编程浪涌导致空隙以断开线路122时，上覆盖层(未示出)或电介质125可能会被破坏，并且这能够允许对相邻的线路级特征件的电流泄漏。让空隙出现于通孔124内是优选的，并且能够通过确保编程浪涌与在电通路的其他部分内相比在通孔内产生更大的电流密度来提升。一个选项是设计通孔124使其具有比线路122小的截面，但是当线路在最小光刻尺寸下制成时，在最紧密的间距级别下，光刻无法形成这样的“较小截面的通孔”。

在现有技术的集成电路中，可获得的最先进的光刻技术被用来形成半导体器件，以及最低的互连级别(例如，“M1”和“M2”)。能够通过光刻技术来图形化的最小的布线尺寸(也称为临界尺寸或“CD”或者“基本准则(groundrule)”尺寸)与由该光刻技术制成的器件尺寸相关联。根据“国际半导体技术路线图(2010更新)(International Technology Roadmap for Semiconductors,2010update)”，表1示出了所预期的器件栅极长度以及在M1下的相应布线间距，该“国际半导体技术路线图(2010更新)”通过引用的方式并入本文。

表1.INTC6MPU互连技术要求

如图1B所示(至少在最紧密的间距互连层内)，最小值或光刻间距是最小线路宽度“W”(基本准则的线路宽度)与在相邻特征件之间的最小间隔“S”(基本准则的空间)之和。具有比半间距小的尺寸的结构在此应当称为“亚光刻(sub-lithographic)”或“亚基本准则(sub-groundrule)”结构。

人们已经提出各种技术来形成亚光刻通孔，例如，Li等人的美国专利7696085公开了在通过在标准尺寸下图形化通孔开口，然后使用自组装嵌段共聚物(“SABC”)从后面来填充开口而形成的双镶嵌金属互连结构中的亚光刻通孔。SABC的沉积和图形化增加了过程的步骤、复杂性和费用。