[发明专利]经改善低电压写入速度位单元

权利要求书

1.一种用于改善存储器的性能的设备，其包括：

位单元，其包括

第一pFET，其具有源极及漏极；

第一nFET，其具有源极及漏极；

第二pFET，其具有源极及漏极；

第二nFET，其具有源极及漏极；

第一通过门晶体管，其具有第一端子及连接到所述第一pFET和所述第一nFET的所述漏极的第二端子；

第二通过门晶体管，其具有第一端子及连接到所述第二pFET和所述第二nFET的所述漏极的第二端子；

驱动器，其具有连接到所述第一通过门晶体管及所述第二通过门晶体管的所述第一端子的输出端口；

标头pFET，其具有连接到所述驱动器的所述输出端口的栅极，且具有连接到所述第一pFET的所述源极及连接到所述第二pFET的所述源极的漏极；以及

标尾nFET，其具有耦合到所述驱动器的输入端口且经配置以接收与所述驱动器的所述输出端口的电压互补的电压的栅极，且具有连接到所述第一nFET的所述源极及所述第二nFET的所述源极的漏极。

2.根据权利要求1的所述设备，其中所述标头pFET经配置以在所述第一通过门晶体管及所述第二通过门晶体管关断时接通，且在所述第一通过门晶体管及所述第二通过门晶体管接通时关断。

3.根据权利要求1所述的设备，其进一步包括第一共同节点及第二共同节点，其中所述第一共同节点包括真位线且所述第二共同节点包括互补位线。

4.根据权利要求3所述的设备，其中所述第一共同节点经操作性地配置以连接到所述第一通过门晶体管的所述第二端子，且所述第二共同节点经配置以连接到所述第二通过门晶体管的所述第二端子。

5.根据权利要求4所述的设备，其中当对所述位单元执行写入操作时所述第一共同节点及所述第二共同节点经驱动到互补逻辑电压。

6.根据权利要求5所述的设备，其中当驱动器输出为逻辑值HIGH时，所述标头pFET关断，且使得所述第一pFET及所述第二pFET关断。

7.根据权利要求1所述的设备，其进一步包括第三pFET，所述第三pFET包括栅极，其中所述第三pFET的所述栅极保持为LOW，所述第三pFET经配置以并联连接到所述标头pFET。

8.根据权利要求7所述的设备，其中所述标头pFET经配置以在所述第一通过门晶体管及所述第二通过门晶体管关断时接通，且在所述第一通过门晶体管及所述第二通过门晶体管接通时关断。

9.根据权利要求8所述的设备，其进一步包括第一共同节点及第二共同节点，其中所述第一共同节点包括真位线且所述第二共同节点包括互补位线。

10.根据权利要求9所述的设备，其中所述第一共同节点经操作性地配置以连接到所述第一通过门晶体管的所述第二端子，且所述第二共同节点经操作性地配置以连接到所述第二通过门晶体管的所述第二端子。

11.根据权利要求10所述的设备，其中当对所述位单元执行写入操作时所述第一共同节点及所述第二共同节点经驱动到互补逻辑电压。

12.一种用于改善存储器的性能的设备，其包括：

位单元，其包括

第一pFET，其具有源极及漏极；

第二pFET，其具有源极及漏极；

第一通过门晶体管，其具有第一端子及连接到所述第一pFET的所述漏极的第二端子；

第二通过门晶体管，其具有第一端子及连接到所述第二pFET的所述漏极的第二端子；

驱动器，其具有输入端口，且具有连接到所述第一通过门晶体管及所述第二通过门晶体管的所述第一端子的输出端口；

标头pFET，其具有连接到所述驱动器的所述输入端口的栅极，且具有连接到所述第一pFET的所述源极及连接到所述第二pFET的所述源极的漏极。

13.根据权利要求12所述的设备，其中所述标头pFET经配置以在所述第一通过门晶体管及所述第二通过门晶体管关断时接通，且在所述第一通过门晶体管及所述第二通过门晶体管接通时关断。

14.根据权利要求13所述的设备，其进一步包括第一共同节点及第二共同节点，其中所述第一共同节点包括真位线且所述第二共同节点包括互补位线。