[发明专利]半导体制造装置的制造方法和半导体制造装置有效
申请号: | 201380006696.2 | 申请日: | 2013-02-01 |
公开(公告)号: | CN104106127A | 公开(公告)日: | 2014-10-15 |
发明(设计)人: | 成重和树;佐藤孝纪;佐藤学 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3065 | 分类号: | H01L21/3065;H01L21/336;H01L21/8247;H01L27/115;H01L29/788;H01L29/792 |
代理公司: | 北京尚诚知识产权代理有限公司 11322 | 代理人: | 龙淳 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 制造 装置 方法 | ||
技术领域
本发明涉及半导体制造装置的制造方法和半导体制造装置。
背景技术
在3D NAND闪存等三维层叠半导体存储器的制造中,具有使用等离子体在层叠膜上形成深孔和深槽的蚀刻工序(例如,参照专利文献1)。在该蚀刻工序中,例如必须贯通层叠16层和32层的多层膜的所有的膜,形成用于连通至基底膜的孔和槽。
现有技术文献
专利文献
专利文献1:日本特开2009-266944号公报
发明内容
发明想要解决的技术问题
但是,在上述蚀刻工序中,作为掩模发挥作用的光致抗蚀剂层也同样被蚀刻。于是,层叠膜的层数越多,所要蚀刻的孔越深,在蚀刻工序的中途,孔和槽贯通至基底膜之前光致抗蚀剂层消失的可能性越大。于是,必须提高作为光致抗蚀剂层的蚀刻比率与层叠膜的蚀刻比率之比的选择比(以下称作光致抗蚀剂层选择比),确保在深孔贯通底膜之前光致抗蚀剂层不会消失。
另外,所要蚀刻的孔越深离子越难以进入孔的底部,在孔的底部CD值(临界尺寸的值)比规定值小。于是,期待一种在孔的底部也保持良好的CD值(底部CD值)的蚀刻方法。
因此,根据一个方面,其目的在于,提供一种能够提高光致抗蚀剂层选择比并保持良好的CD值的半导体制造装置的制造方法和半导体制造装置。
用于解决技术课题的技术方案
根据本发明的一个方面,提供一种半导体制造装置的制造方法,其用于利用等离子体对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻,在上述多层膜上形成规定形状的孔或者槽,上述半导体制造装置的制造方法的特征在于:
对与上部电极相对配置的下部电极,施加27MHz以上60MHz以下的等离子体生成用的高频电力和380kHz以上1MHz以下的偏置用的高频电力,
上述半导体制造装置的制造方法包括:
第1工序,其利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和第1流量的CF类气体的气体所生成的等离子体,实施将上述多层膜蚀刻至第1深度的蚀刻;
第2工序,其在上述第1工序之后,利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和与第1流量不同的第2流量的CF类气体的气体所生成的等离子体,实施将上述多层膜蚀刻至与上述第1深度不同的第2深度的蚀刻;和
第3工序,其在上述第2工序之后,实施过蚀刻直至上述孔或槽到达上述多层膜的基底层。
根据本发明的另一方面,提供一种半导体制造装置,其特征在于:
用于利用所生成的等离子体对在基板上交替地层叠相对介电常数不同的第1膜和第2膜而成的多层膜进行蚀刻,在上述多层膜上形成规定形状的孔或槽,
上述半导体制造装置包括:
与上部电极相对配置的下部电极;
第1高频电源,其对上述下部电极施加27MHz以上60MHz以下的等离子体生成用的高频电力;
第2高频电源,其对上述下部电极施加380kHz以上1MHz以下的偏置用的高频电力;和
控制装置,其利用从包含含溴气体、含氯气体、含碘气体的至少任一种气体和第1流量的CF类气体的气体所生成的等离子体,实施将上述多层膜蚀刻至第1深度的蚀刻,
在上述第1工序之后,利用从包含含溴气体、含氯气体、含碘气体的至少一种气体和与第1流量不同的第2流量的CF类气体的气体所生成的等离子体,实施将上述多层膜蚀刻至与上述第1深度不同的第2深度的蚀刻,
在上述第2工序后,实施过蚀刻直至上述孔或槽到达上述多层膜的基底层。
发明效果
根据一个方式,提供一种能够提高光致抗蚀剂层选择比并保持良好的底部CD值的尺寸的半导体制造装置的制造方法和半导体制造装置。
附图说明
图1是表示第1和第2实施方式所涉及的三维层叠半导体存储器的构造的概念图。
图2A是图1的1-1截面图。
图2B是图1的2-2截面图。
图3是表示第1和第2实施方式所涉及的半导体制造装置的纵截面的整体结构图。
图4是表示第1和第2实施方式所涉及的层叠膜的构造和蚀刻工序的图。
图5是表示第1和第2实施方式所涉及的蚀刻工序的流程图。
图6A是表示第1实施方式所涉及的蚀刻工序的结果的图。
图6B是表示第1实施方式所涉及的蚀刻工序的结果的图。
图7是用于说明第1实施方式所涉及的蚀刻工序的结果的图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380006696.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:发光装置
- 下一篇:擦拭垫、使用该垫的喷嘴维护装置和涂覆处理装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造