[发明专利]ESD保护半导体器件

说明书

技术领域

本发明涉及具有防静电放电(ESD)保护的半导体器件。

背景技术

一些半导体器件如DC/DC转换器电源，具有频繁发生过电压尖峰的特点，过电压尖峰的频繁发生是由于高工作电流和高切换速度产生高感应电流。如果触发电压被设置成接近高于电路的工作电压，则过电压尖峰会造成集成ESD保护器件的不期望的触发。

US 6 952 039 B1公开了一种用于过压自保护I/O单元的ESD保护骤回(snapback)结构。设计了多栅NMOS结构，以将雪崩倍增区域从栅极最接近漏极的边缘移开。通过在栅极的该最接近的边缘和漏极的镇流区域之间设置轻微掺杂的区域来实现该移动。

发明内容

本发明的一个目的是提供一种ESD保护半导体器件，其具有对于提升的触发电压较窄范围的保持电压。

通过根据本发明的ESD保护半导体器件来实现该目的。

ESD保护半导体器件包括：半导体衬底，其包括被布置在衬底表面处或接近衬底表面、彼此间隔一定距离的第一导电类型的源区和漏区。与第一导电类型相反的第二导电类型的沟道区位于源区与漏区之间，并且栅电极被布置在沟道区上方。第一导电类型的衬底阱被布置在衬底中，与源区相隔一定距离。衬底阱与漏区邻接，源区与衬底阱之间的距离大于源区与漏区之间的距离。

在ESD保护半导体器件的一种实施方式中，衬底阱被布置在衬底表面被漏区包围的区域下方。

在另一实施方式中，与漏区相比，衬底阱具有较低的掺杂浓度。

另一实施方式包括第二导电类型的本体阱。沟道区位于本体阱中。与本体阱相比，衬底阱较深，这意味着衬底阱从衬底的表面向下延伸最大距离，该最大距离大于本体阱从表面所延伸的最大距离。

另一实施方式包括第一导电类型的另外的衬底阱，该另外的衬底阱被布置在衬底中，并与源区相隔一定距离。源区与另外的衬底阱之间的距离大于源区与衬底阱之间的距离，并且另外的衬底阱的电导率低于衬底阱的电导率。从漏区到衬底阱、以及从衬底阱到另外的衬底阱，掺杂浓度下降。

另一实施方式包括被布置在衬底中与源区相隔一定距离的第二导电类型的本体阱和第一导电类型的另外的衬底阱。沟道区位于本体阱中。与本体阱相比，另外的衬底阱较深，这意味着另外的衬底阱从衬底的表面向下延伸最大距离，该最大距离大于本体阱从表面所延伸的最大距离。

在另一实施方式中，源区与漏区之间的距离以及相应的沟道区的长度适于高于9V的触发电压以及在7V至11V之间的保持电压。

在另一实施方式中，源区与漏区之间的距离以及相应的沟道区的长度适于高于9.5V的触发电压以及在7.5V至12V之间的保持电压。

在另一实施方式中，源区与漏区之间的距离适于高于12V的触发电压以及被保持在以下电压值之间的范围内的保持电压：上述电压值相差不超过该范围的中间值的25％。

在另一实施方式中，源区与漏区之间的距离适于高于12V的触发电压以及被保持在以下电压值之间的范围内的保持电压：上述电压值相差不超过该范围的中间值的20％。

在另一实施方式中，保持电压的范围被保持窄于8V，优选地窄于5V。

另一实施方式包括另外的源区、另外的沟道区和另外的栅电极。源区和另外的源区、沟道区和另外的沟道区、以及栅电极和另外的栅电极关于漏区彼此对称地被布置。另外的源区和衬底阱之间的距离大于另外的源区与漏区之间的距离。

附图说明

下列为通过结合附图对本发明的实施方式的示例及其优点进行的详细描述。

图1示出了半导体器件的一种实施方式的剖面图。

图2示出了半导体器件的另一实施方式的剖面图。

图3示出了电流/电压的曲线图。

具体实施方式

图1示出了ESD保护半导体器件的一种实施方式的剖面图。半导体衬底1可以是硅，其设置有第一导电类型的源区2和漏区3，源区2和漏区3被布置在衬底1的主表面10或靠近衬底1的主表面10，并且彼此间隔一定距离。与第一导电类型相反的第二导电类型的沟道区4位于源区2与漏区3之间。第一导电类型可以是n型导电性，第二导电类型可以是p型导电性，或二者互换。