[发明专利]测试绝缘体上半导体结构的方法和所述测试对于这样的结构的制造的应用

权利要求书

1.一种确定在绝缘体上半导体型结构的制造期间将要施加的热处理的温度和持续时间的方法，所述绝缘体上半导体型结构从其基底到其表面连续地包括支撑基板(3)、具有小于50nm的厚度的介电层(2)和半导体层(12)，绝缘体上半导体型结构的所述制造包括下述步骤：

(a)获得包括所述半导体层(12)的施主基板(1)，

(b)在所述施主基板(1)的所述半导体层(12)的表面上和/或在所述支撑基板(3)的表面上形成介电层(2)，

(c)将所述施主基板(1)接合到所述支撑基板(3)，所述介电层(2)位于接合界面(I)处，

(d)将所述半导体层(12)从所述施主基板(1)转移到所述支撑基板(3)，以形成所述绝缘体上半导体结构，

(e)对于所述结构施加热处理以从所述介电层(2)和/或所述接合界面(I)撤离氢原子，其中，所述热处理的温度处于1000℃至1250℃之间并且持续时间处于3分钟至100小时之间，

该方法的特征在于，根据步骤(a)至(d)制造所述结构，测量所述结构中的所述介电层(2)的击穿电荷(Q_BD)，并且步骤(e)的所述热处理的所述持续时间和所述温度被选择为测量的击穿电荷(Q_BD)的函数，以在所述热处理之后获得大于或等于预定阈值的击穿电荷(Q_BD)。

2.根据权利要求1所述的方法，该方法的特征在于，所述方法包括，为了测量所述击穿电荷，在所述绝缘体上半导体结构上形成至少一个电容器，并且形成所述至少一个电容器的步骤包括在所述半导体层上沉积栅极以及围绕所述栅极穿过所述介电层形成沟槽，并且所述方法的特征在于对于每个电容器测量所述击穿电荷。

3.根据权利要求1所述的方法，该方法的特征在于，所述半导体层(12)的厚度处于1nm至30nm之间。

4.根据权利要求1所述的方法，该方法的特征在于，所述介电层(2)的厚度处于3nm至50nm之间。

5.根据权利要求1所述的方法，该方法的特征在于，所述介电层(2)的厚度处于10nm至30nm之间。

6.根据权利要求1所述的方法，该方法的特征在于，所述半导体层(12)的材料选自硅、应变硅(sSi)、锗化硅(SiGe)、应变锗化硅(sSiGe)、锗、应变锗(sGe)和来自III-V族的半导体。

7.根据权利要求1所述的方法，该方法的特征在于，所述介电层(2)包括二氧化硅层、氮化二氧化硅层、氮氧化硅层和/或二氧化硅层、氮化硅层和/或氧化铝层的堆叠。

8.根据权利要求1所述的方法，该方法的特征在于，所述热处理的温度处于1050℃至1200℃之间。

9.根据权利要求1所述的方法，该方法的特征在于，所述热处理的所述持续时间处于5分钟至2小时之间。

10.根据权利要求1所述的方法，该方法的特征在于，在氩气的气氛下或者在氩气与氮气的混合物的气氛下执行所述热处理。

11.根据权利要求1所述的方法，该方法的特征在于，在施加所述热处理之前，在所述绝缘体上半导体结构上形成保护氧化物层。

12.一种制造一批绝缘体上半导体型结构的方法，每个结构从其基底到其表面连续地包括支撑基板(3)、具有小于50nm的厚度的介电层(2)和半导体层(12)，该方法的特征在于，所述方法包括下述步骤：

-获得包括所述半导体层(12)的施主基板(1)，

-在所述施主基板(1)的所述半导体层(12)的表面上和/或在支撑基板(3)的表面上形成所述介电层(2)，

-将所述施主基板(1)接合到所述支撑基板(3)，所述介电层(2)位于接合界面(I)处，

-将所述半导体层(12)从所述施主基板(1)转移到所述支撑基板(3)，以形成所述绝缘体上半导体结构，

-对于所述结构施加热处理以从所述介电层(2)和/或从所述接合界面(I)撤离氢原子，所述热处理的温度处于1000℃至1250℃之间并且持续时间处于3分钟至100小时之间，

-对来自所述一批中的结构进行采样并且测量所述结构中的介电层(2)的击穿电荷(Q_BD)，以检查所述结构的击穿电荷(Q_BD)大于或等于预定阈值。