[发明专利]半导体器件

说明书

技术领域

本发明涉及一种半导体器件，更加具体地，涉及一种允许提高击穿电压的半导体器件。

背景技术

近年来，为了实现半导体器件中的高击穿电压、低损耗等等，已经开始采用碳化硅作为用于半导体器件的材料。碳化硅是具有比在传统上已经被广泛地用作用于半导体器件的材料的硅的带隙大的带隙的宽带隙半导体。因此，通过采用碳化硅作为用于半导体器件的材料，半导体器件能够具有高的击穿电压、被减少的导通电阻等等。

采用碳化硅作为其材料的示例性的半导体器件是MOSFET(金属氧化物半导体场效应晶体管)等等。MOSFET是根据预定的阈值电压控制沟道区中存在/不存在反型层以便传导和中断电流的半导体器件。例如，日本专利特开No.2005-328013(专利文献1)描述其中沿着沟槽壁表面形成沟道区的沟槽栅极型MOSFET。

引用列表

专利文献

PTL 1：日本专利特开No.2005-328013

发明内容

技术问题

然而，通过在日本专利特开No.2005-328013中描述的MOSFET，难以确保足够的击穿电压。

鉴于前述问题，已经提出本发明，并且其目的是为了提供允许提高的击穿电压的半导体器件。

问题的解决方案

发明人已经坚持不懈地研究在沟槽栅极型MOSFET中的台面的形状和电场强度之间的关系。台面包括n型的源极区、p型的体区、以及n型的漂移区。结果，发明人已经获得下述知识并且到达本发明。具体地，电场被集中在台面的两个相邻的侧表面(换言之，在构成栅极沟槽的侧壁表面中的两个相邻的侧壁表面)之间的边界部分处的p型的体区和n型的漂移区之间的结合部分的附近。特别地，当台面的两个侧表面形成小于180°的角时，在两个相邻的侧表面之间的边界部分处的电场强度变成比台面的侧表面内的电场强度高。

因此，根据本发明的半导体器件包括衬底、栅极绝缘膜、以及栅电极。衬底由化合物半导体制成并且具有凹部，当在沿着厚度方向的横截面中看时，该凹部在其一个主表面处开口并且具有侧壁表面。栅极绝缘膜被设置在侧壁表面中的每一个上并且与侧壁表面中的每一个接触。栅电极被设置在栅极绝缘膜上并且与栅极绝缘膜接触。衬底包括：源极区，该源极区具有第一导电类型并且被设置为在侧壁表面处被暴露；和体区，该体区具有第二导电类型，并且当从源极区看时被设置为在与该一个主表面相反的一侧与源极区接触，使得被暴露在侧壁表面处。当在平面图中看时，凹部具有封闭的形状。当在凹部中从任意方向中看时，侧壁表面在各个方向提供向外突出的形状。

根据本发明的半导体器件，当在平面图中看时，凹部具有封闭的形状，并且当在凹部中从任意位置看时，侧壁表面在各个方向提供向外突出的形状。因此，在凹部的侧壁表面中的两个相邻的侧壁表面之间的角小于180°。因此，通过缓和在两个相邻的侧壁表面之间的边界部分处的电场强度，能够提高半导体器件的击穿电压。

优选地在上述半导体器件中，当在平面图中看时，凹部具有多边形的形状。因此，能够以高集成度形成单元。

此外，如果凹部被形成同时使用由两个或者多个元件构成的化合物半导体，则凹部的多个侧壁表面可能具有在极性上不同的面。当在多个侧壁表面中的极性不同的情况下，栅电极被馈送有电压时，电场强度在侧壁表面中变成不平衡以局部地形成具有低击穿电压的部分。

优选地，在上述半导体器件中，与多边形的边相对应的侧壁表面中的至少两个被形成为包括化合物半导体的结晶学的等效面。结晶学的等效面具有相同的极性。因此，当栅电极被馈送有电压时，通过抑制侧壁表面中的电场强度的不平衡，能够抑制局部地形成具有低击穿电压的部分。

优选地在上述半导体器件中，凹部具有底壁表面，并且该底壁表面和侧壁表面中的每一个形成大于90°的角。因此，在凹部的底壁表面和侧壁表面之间的边界部分中能够缓和电场集中。

优选地，在上述半导体器件中，凹部的侧壁表面包括具有{0-33-8}的面取向的第一面。因此，侧壁表面中的沟道电阻能够被减少。因此，能够减少导通电阻。

优选地，在上述半导体器件中，凹部的侧壁表面在微观上包括第一面，并且侧壁表面在微观上进一步包括具有{0-11-1}的面取向的第二面。因此，能够进一步减少侧壁表面中的沟道电阻。因此，能够进一步减少导通电阻。

优选地，在上述半导体器件中，凹部的侧壁表面的第一面和第二面包括具有{0-11-2}的面取向的组合面。因此，能够进一步减少侧壁表面中的沟道电阻。因此，能够进一步减少导通电阻。