[发明专利]并发访问的组相联溢出缓存

权利要求书

1.一种用于并发访问主缓存和溢出缓存的装置，其特征在于，包括：

核心逻辑单元，用于

执行并行访问所述主缓存和所述溢出缓存的第一指令；

确定所述主缓存是否存储请求的数据；

确定所述溢出缓存是否存储所述请求的数据；以及

当所述主缓存和所述溢出缓存未存储所述请求的数据时，访问主存储器，

其中所述溢出缓存存储从所述主缓存中溢出的数据。

2.根据权利要求1所述的装置，其特征在于，当所述主缓存和所述溢出缓存未存储所述请求的数据时，使用第一缓存替换策略选择主缓存条目，将存储在所述主缓存条目中的移除数据发送到所述溢出缓存待存储。

3.根据权利要求2所述的装置，其特征在于，所述核心逻辑单元还用于从所述主存储器获得所述请求的数据，所述从主存储器获得的请求的数据存储在所述主缓存条目中。

4.根据权利要求2所述的装置，其特征在于，使用第二缓存替换策略选择溢出缓存条目以存储移除数据。

5.根据权利要求4所述的装置，其特征在于，当所述主缓存条目标记为脏时，所述溢出缓存条目内存储的老数据写入所述主存储器。

6.根据权利要求1所述的装置，其特征在于，所述主缓存用于M路组相联，所述溢出缓存用于N路组相联，以及所述M路组相联不同于所述N路组相联。

7.根据权利要求1所述的装置，其特征在于，当所述溢出缓存存储所述请求的数据时，所述请求的数据提升到所述主缓存。

8.根据权利要求1所述的装置，其特征在于，所述第一指令的请求的数据存储在所述溢出缓存中，所述核心逻辑单元还用于执行并行接入所述主缓存和所述溢出缓存的第二指令，所述第二指令请求所述第一指令的相同请求的数据，以及所述请求的数据在所述第二指令后提升到所述主缓存。

9.根据权利要求1所述的装置，其特征在于，当所述溢出缓存存储所述请求的数据时，所述请求的数据不提升到所述主缓存。

10.根据权利要求1所述的装置，其特征在于，所述并行访问所述主缓存和所述溢出缓存包括在相同时钟周期内访问所述主缓存和所述溢出缓存。

11.根据权利要求1所述的装置，其特征在于，所述主缓存和所述溢出缓存具有相同的存储器容量。

12.一种用于并发访问主缓存和溢出缓存的装置，其特征在于，包括：

划分成多个主缓存块的主缓存；

划分成多个溢出缓存块的溢出缓存；

用于为所述主缓存和所述溢出缓存进行存储器管理的存储器管理单元(MMU)，

其中在相同时钟周期内访问所述主缓存和所述溢出缓存。

13.根据权利要求12所述的装置，其特征在于，所述装置还包括主缓存标签块和溢出缓存标签块，所述主缓存标签块用于存储对应于存储在所述主缓存块内的数据的多个第一主存储器地址，所述溢出缓存标签块用于存储对应于存储在所述主缓存块内的数据的多个第二主存储器地址。

14.根据权利要求13所述的装置，其特征在于，所述MMU还用于接收包括主存储器地址的存储器访问命令以及转换所述主存储器地址为解码的主存储器地址，所述解码的主存储器地址用于确定所述主缓存和所述溢出缓存是否存储所述解码的主存储器地址对应的数据。

15.根据权利要求14所述的装置，其特征在于，所述解码的主存储器地址与所述第一主存储器地址之一对比，所述解码的主存储器地址与所述第二主存储器地址之一对比。

16.根据权利要求12所述的装置，其特征在于，所述MMU用于转换虚拟存储器地址为物理存储器地址。

17.一种用于并发访问主缓存和溢出缓存的方法，其特征在于，所述方法包括：

确定主缓存内是否发生主缓存缺失；

确定溢出缓存内是否发生溢出缓存缺失；

当主缓存内发生主缓存缺失时使用第一缓存替换策略选择主缓存条目；以及

当溢出缓存内发生溢出缓存缺失时使用第二缓存替换策略选择溢出缓存条目，

其中在相同时钟周期内确定是否发生所述主缓存缺失和所述溢出缓存缺失。