[发明专利]EPROM单元有效
申请号: | 201380015607.0 | 申请日: | 2013-02-11 |
公开(公告)号: | CN104246893B | 公开(公告)日: | 2017-04-12 |
发明(设计)人: | 理查德·费朗 | 申请(专利权)人: | 索泰克公司 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;H03K19/177 |
代理公司: | 北京三友知识产权代理有限公司11127 | 代理人: | 吕俊刚,刘久亮 |
地址: | 法国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | eprom 单元 | ||
1.一种寄存器单元,所述寄存器单元包括:
一个输出节点(OUT);
至少两个电源节点(VP、GND);
第一闪速晶体管(1201)和第二闪速晶体管(1202);
其中所述寄存器单元被构造成,使得随着所述闪速晶体管中的至少一个中存储的值的变化,所述电源节点中的至少一个能驱动所述输出节点。
2.根据权利要求1所述的寄存器单元,
其中所述第一闪速晶体管连接在第一电源节点(GND)和所述输出节点之间,所述第二闪速晶体管连接在第二电源节点(VP)和所述输出节点之间,
其中所述寄存器单元被构造成,使得流进和/或流出所述输出节点的电流流过所述闪速晶体管中的至少一个。
3.根据权利要求1或2所述的寄存器单元,
其中所述第一闪速晶体管通过第一晶体管(1102)与所述第一电源节点分开并且通过第二晶体管(1101)与所述第二电源节点分开,所述第二闪速晶体管通过第三晶体管(1103)与所述第二电源节点分开,
其中所述寄存器单元被构造成,使得通过控制所述第一晶体管和/或所述第二晶体管和/或所述第三晶体管将所述闪速晶体管编程。
4.根据权利要求3所述的寄存器单元,其中
通过使编程电流经由所述第二晶体管流过所述第一闪速晶体管,将所述第一闪速晶体管编程,和/或
通过使编程电流经由所述第三晶体管流过所述第二闪速晶体管,将所述第二闪速晶体管编程。
5.根据权利要求4所述的寄存器单元,所述寄存器单元还包括第四晶体管(1105),并且其中
所述寄存器单元被构造成使得所述编程电流进一步流过所述第四晶体管。
6.一种包括多个旁栅和多个根据之前权利要求中的任一项所述的寄存器单元的FPGA。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索泰克公司,未经索泰克公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380015607.0/1.html,转载请声明来源钻瓜专利网。