[发明专利]铁电随机存取存储器(FRAM)布局设备和方法

权利要求书

1.一种具有铁电存储器单元的设备，其包括：

第一阵列段，其具有：

第一阵列的铁电存储器单元，所述第一阵列的铁电存储器单元布置在第一组行和第一组列内，其中来自所述第一组行的每行与来自第一组位线的至少一条位线和来自第一组板线的至少一条板线关联，并且其中来自所述第一组列的每列与来自第一组字线的至少一条字线关联；以及

第一组位线单元，其中每条位线耦合到来自所述第一组位线的至少一条位线；

第二阵列段，其具有：

第二阵列的铁电存储器单元，所述第二阵列的铁电存储器单元布置在第二组行和第二组列内，其中来自所述第二组行的每行与来自第二组位线的至少一条位线和来自第二组板线的至少一条板线关联，并且其中来自所述第二组列的每列与来自第二组字线的至少一条字线关联；以及

第二组位线单元，其中每条位线耦合到来自所述第二组位线的至少一条位线；

传感电路，其位于所述第一阵列段和所述第二阵列段之间，其中所述传感电路包括多个感应放大器，并且其中每个感应放大器耦合到来自所述第一组位线的至少一条位线并且其耦合到来自所述第二组位线的至少一条位线；

第一板驱动器，其耦合到来自所述第一组板线的每条板线并且其位于基本上与所述第一阵列段邻近的位置；

第二板驱动器，其耦合到来自所述第二组板线的每条板线并且其位于基本上与所述第二阵列段邻近的位置；

第一行接口电路，其耦合到来自所述第一组字线的每条字线并且其位于基本上与至少一个所述第一板驱动器和所述第一阵列段邻近的位置；

第二行接口电路，其耦合到来自所述第二组字线的每条字线并且其位于基本上与至少一个所述第二板驱动器和所述第二阵列段邻近的位置；

字线升压电路，其耦合到所述第一行接口电路和所述第二行接口电路并且其在所述第一行接口电路和所述第二行接口电路之间；

输入/输出总线，即IO总线，其耦合到每个感应放大器并且其位于与所述第一阵列段和所述第二阵列段中的至少一个基本邻近的位置；

纠错码逻辑电路，即ECC逻辑电路，其耦合到所述IO总线并且与所述IO总线基本邻近；以及

控制器，其耦合到所述IO总线、所述ECC逻辑电路、所述传感电路、所述第一行接口电路和所述第二行接口电路，其中所述控制器与所述第一行接口电路和所述第二行接口电路、所述IO总线和所述ECC逻辑电路中的至少一个基本邻近。

2.根据权利要求1所述的设备，其中每个位线单元进一步包括预充电电路。

3.根据权利要求2所述的设备，其中每个位线单元耦合到一对位线，并且其中每个位线单元进一步包括：

所述预充电电路，其耦合到它的位线对；以及

多路复用器，其耦合到所述预充电电路和其感应放大器，其中所述多路复用器由所述控制器控制。

4.根据权利要求3所述的设备，其中来自所述第一组位线和所述第二组位线的每条位线进一步包括真位线和补位线，并且其中每个铁电存储器单元进一步包括：

第一MOS晶体管，其在其漏极处耦合到其真位线并在其栅极处耦合到其字线；

第一铁电电容器，其耦合在所述第一MOS晶体管的源极和其板线之间；

第二MOS晶体管，其在其漏极处耦合到其补位线并在其栅极处耦合到其字线；以及

第二铁电电容器，其耦合在所述第二MOS晶体管的源极和其板线之间。

5.根据权利要求4所述的设备，其中所述ECC逻辑电路进一步包括：

多个校正子发生器，其经耦合以接收来自所述传感电路的未纠正的读数；

多个纠错器电路；以及

多个纠错器奇偶校验电路，其中所述多个纠错器电路和所述多个纠错器奇偶校验电路耦合到所述多个校正子发生器，以生成纠正的读数。

6.根据权利要求5所述的设备，其中所述第一行接口电路与所述第一阵列段邻近，并且其中所述第二行接口电路与所述第二阵列段邻近。

7.一种用于生成具有权利要求1所述的铁电存储器单元的设备的布局的系统，其中所述铁电存储器包括铁电随机存取存储器即FRAM，所述系统包括：

用于接收FRAM规范的装置；

用于从非临时性存储介质取回FRAM布置图和设计规则的装置；以及

用于基于所述FRAM规范和设计规则组合所述FRAM的布局的装置。