[发明专利]III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管

说明书

技术领域

本发明涉及例如在GaN层上层叠有AlGaN层的III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管。

背景技术

以往，作为III族氮化物半导体器件，如专利文献1(日本特开2009-117712号公报)所示，有在Si衬底上依次层叠GaN层和AlGaN层，在上述GaN层与AlGaN层的异质界面附近形成二维电子气层的半导体器件。

该III族氮化物半导体器件，通过在上述AlGaN层上形成由SiO₂膜或SiN膜制成的绝缘膜，实现了对电流崩塌的抑制。另外，该III族氮化物半导体器件，通过在上述AlGaN层与栅极电极之间形成实质上可看作绝缘膜的有机半导体层，利用该有机半导体层对上述AlGaN层的表面供给将被俘获的载流子抵消的载流子，实现了对电流崩塌的抑制。

然而，即使这样抑制电流崩塌，仍不充分，要求进一步抑制电流崩塌。

现有技术文献

专利文献

专利文献1：日本特开2009-117712号公报

发明内容

发明要解决的技术问题

因此，本发明的技术问题在于提供能够进一步抑制电流崩塌的III族氮化物半导体叠层衬底和III族氮化物半导体场效应晶体管。

用于解决技术问题的手段

本发明人在制造III族氮化物半导体叠层衬底的过程中发现，在III族氮化物半导体中检测出了Cu(铜)，并发现混入该III族氮化物半导体中的Cu(铜)对电流崩塌造成了影响。基于本发明人的上述发现，创造出了本发明。

即，本发明的III族氮化物半导体叠层衬底的特征在于，具备：

沟道层，该沟道层为III族氮化物半导体；和

势垒层，该势垒层形成在上述沟道层上，与上述沟道层形成异质界面，并且为III族氮化物半导体，

上述势垒层中，距表面的深度为10nm以下的区域的Cu浓度为1.0×10¹⁰(原子数/cm²)以下。

根据本发明的III族氮化物半导体叠层衬底，上述作为III族氮化物半导体的势垒层的距表面的深度为10nm以下的区域的Cu浓度为1.0×10¹⁰(原子数/cm²)以下，由此，能够抑制电流崩塌。

在此，“电流崩塌”是指高压工作时的晶体管的导通电阻比低压工作时的晶体管的导通电阻高的现象。

另外，“表面”是指势垒层的与沟道层侧相反的一侧的表面。即，“表面”是指势垒层的上侧的表面。

另外，“深度”是指势垒层的与层厚方向平行的方向的长度。

因此，“距表面的深度为10nm以下的区域”是势垒层的一部分区域，是指势垒层的与层厚方向平行的方向的长度为10nm以下的区域。

另外，在一个实施方式中，

上述沟道层由GaN构成，

上述势垒层由AlGaN构成。

根据该实施方式，能够提供适合于能够进行高漏极电压工作的高频高输出FET等的III族氮化物半导体叠层衬底。

另外，在一个实施方式中，

上述沟道层由GaN构成，

上述势垒层具有：

上述沟道层侧的由AlGaN构成的层；和

上述由AlGaN构成的层上的由GaN构成的覆盖层。

根据该实施方式，能够利用上述由GaN构成的覆盖层，防止氮化物半导体层(沟道GaN层、AlGaN势垒层)的氧化，抑制由氮化物半导体层的氧化引起的特性劣化。

另外，本发明的III族氮化物半导体场效应晶体管具备上述III族氮化物半导体叠层衬底，

在上述势垒层上设置有源极电极、漏极电极和栅极电极，在上述势垒层上的没有形成上述源极电极、漏极电极和栅极电极的区域，设置有绝缘膜。

根据本发明的III族氮化物半导体场效应晶体管，能够抑制电流崩塌。

发明效果

根据本发明的III族氮化物半导体叠层衬底，势垒层的距表面的深度为10nm以下的区域的Cu浓度为1.0×10¹⁰(原子数/cm²)以下，由此，能够抑制电流崩塌。

附图说明

图1是具备本发明的第一实施方式的III族氮化物半导体叠层衬底的氮化物半导体器件的截面图。

图2是表示AlGaN势垒层的表层区域的Cu浓度(原子数/cm²)与崩塌值的关系的特性图。