[发明专利]功率场效应晶体管

说明书

相关申请案的交叉参考

本申请案主张于2012年3月2日提出申请的第61/605,989号美国临时申请案的权益，所述临时申请案的全文并入本文中。

技术领域

本发明涉及功率场效应晶体管(FET)，特定来说，可集成于集成电路装置中的功率FET。

背景技术

功率FET在此项技术中是众所周知的。源极与漏极之间的负载路径的低接通电阻是此类装置的最重要变量中的一者。为了实现低电阻，经常将此类装置设计为垂直晶体管，其中FET的源极经实施且可由装置的顶表面上的金属层接触，且背侧包括连接到FET的漏极的金属层。

需要提供一种仅提供FET产品的前侧触点的FET装置。

发明内容

根据各种实施例，FET产品可经设计以通过形成漏极触点而仅具有前侧触点，所述漏极触点将尽可能近地接触高度掺杂衬底以消除仅具有前侧连接的FET装置中的额外串联电阻。

根据特定实施例，一种场效应晶体管(FET)单元结构可包括：衬底；第一导电类型的外延层，其在所述衬底上；第二导电类型的第一及第二基极区域，其布置于所述外延层或阱内且间隔开；第一导电类型的第一及第二源极区域，其分别布置于所述第一基极区域及所述第二基极区域内；栅极结构，其通过绝缘层与所述外延层绝缘且布置于所述第一基极区域与所述第二基极区域之间的区域上方，且至少部分地覆盖所述第一基极区域及所述第二基极区域；及漏极触点，其从装置的顶部伸入穿过所述外延层以将顶部触点或金属层与所述衬底耦合。

根据又一实施例，所述漏极触点可伸入到所述衬底中。根据又一实施例，所述漏极触点可通过连接所述漏极触点与所述衬底的植入物与所述衬底耦合。根据又一实施例，所述植入物可为掩埋层且可为磷植入物。根据又一实施例，所述漏极触点可由蚀刻到所述外延层中的填充有导电材料(其可为钨)的漏极孔形成。根据又一实施例，所述漏极孔可经蚀刻而穿过所述外延层及形成于所述外延层的顶部上的氧化物层。根据又一实施例，所述漏极触点可由蚀刻到所述外延层中的填充有导电材料(其可为钨)的漏极沟槽形成。

根据另一实施例，一种功率场效应晶体管(FET)可包括：衬底；第一导电类型的外延层，其在所述衬底上；第二导电类型的多个第一及第二基极区域，其布置于所述外延层或阱内且间隔开；第一导电类型的多个第一及第二源极区域，其分别布置于所述第一基极区域及所述第二基极区域内；多个栅极结构，其通过绝缘层与所述外延层绝缘且布置于相应第一与第二基极区域之间的区域上方，且至少部分地覆盖相应第一及第二基极区域；及至少一个漏极触点，其从装置的顶部伸入穿过所述外延层以将顶部触点或金属层与所述衬底耦合。

根据所述功率FET的又一实施例，所述功率FET可包括与多个所述第一源极区域及所述第二源极区域相关联的单个漏极触点。根据所述功率FET的又一实施例，可提供多个漏极触点且可给出第一及第二源极区域的数目与一相应漏极触点的预定义比率。根据所述功率FET的又一实施例，可提供多个漏极触点且其中所述比率>1。根据所述功率FET的又一实施例，所述漏极触点可伸入到所述衬底中。根据所述功率FET的又一实施例，所述漏极触点可通过连接所述漏极触点与所述衬底的植入物与所述衬底耦合。根据所述功率FET的又一实施例，所述植入物可为掩埋层。根据所述功率FET的又一实施例，所述漏极触点可由蚀刻到所述外延层中的填充有导电材料的漏极孔形成。根据所述功率FET的又一实施例，所述漏极孔可经蚀刻而穿过所述外延层且氧化物层可形成于所述外延层的顶部上。根据所述功率FET的又一实施例，所述漏极触点可由蚀刻到所述外延层中的填充有导电材料的漏极沟槽形成。

根据再一实施例，一种集成电路装置可包括：控制电路，其可操作以产生多个控制信号；至少一个集成式功率场效应晶体管(FET)，其具有源极、漏极及与所述控制电路耦合以接收相应控制信号的栅极且其包括：衬底；第一导电类型的外延层，其在所述衬底上；第二导电类型的多个第一及第二基极区域，其布置于所述外延层或阱内且间隔开；第一导电类型的多个第一及第二源极区域，其用以形成所述源极且分别布置于所述第一基极区域及所述第二基极区域内；多个栅极结构，其用以形成所述栅极且通过绝缘层与所述外延层绝缘且布置于相应第一与第二基极区域之间的区域上方，且至少部分地覆盖相应第一及第二基极区域；及至少一个漏极触点，其从装置的顶部伸入穿过所述外延层以将顶部触点或金属层与所述衬底耦合。

附图说明

图1展示常规垂直功率MOSFET；

图2展示另一常规垂直功率MOSFET；