[发明专利]用核化抑制的钨特征填充有效
申请号: | 201380022648.2 | 申请日: | 2013-03-20 |
公开(公告)号: | CN104272440B | 公开(公告)日: | 2017-02-22 |
发明(设计)人: | 阿南德·查德拉什卡;爱思特·杰恩;拉什纳·胡马雍;迈克尔·达内克;高举文;王徳齐 | 申请(专利权)人: | 诺发系统公司 |
主分类号: | H01L21/31 | 分类号: | H01L21/31;H01L21/205 |
代理公司: | 上海胜康律师事务所31263 | 代理人: | 李献忠 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用核化 抑制 特征 填充 | ||
优先权要求
本申请要求于2012年3月27日提交的美国临时专利申请No.61/616,377、2012年12月14日提交的美国临时专利申请No.61/737,419、以及2012年2月22日提交的美国专利申请No.13/774,350的优先权。这些申请的整个公开内容通过引用全部并入本发明以用于所有目的。
背景技术
使用化学气相沉积(CVD)技术进行含钨材料的沉积是许多半导体制造工艺的必不可少的部分。这些材料可用于水平互连、相邻金属层之间的通孔、第一金属层和硅衬底上装置之间的触点、以及高深宽比特征。在常规沉积工艺中,在沉积室中将衬底加热至预定工艺温度,并且沉积含钨材料的薄层,所述含钨材料的薄层用作种子层或核化层。此后,将剩余的含钨材料(主体层)沉积到核化层上。通常,含钨材料由六氟化钨(WF6)与氢气(H2)的还原反应形成。使含钨材料沉积在包括特征和场区的衬底的整个暴露表面区域之上。
将含钨材料沉积到小的并且尤其是高深宽比的特征中可造成在经填充的特征内部形成接缝和空隙。大接缝可导致高电阻、污染、填充材料的损耗,并且另外使集成电路的性能降低。例如,接缝可在填充加工之后延伸接近场区,然后在化学-机械平坦化期间打开。
发明内容
本文所述的一个方面是一种方法,所述方法包括:提供包括特征的衬底,所述特征具有一个或多个特征开口和特征内部;选择性抑制特征中的钨核化,使得沿特征轴存在差别抑制轮廓;以及根据差别抑制轮廓选择性地将钨沉积在特征中。选择性抑制特征中钨核化的方法包括使特征暴露于直接等离子体或远程等离子体。在某些实施例中,可在选择性抑制期间对衬底施加偏置。包括偏置功率、暴露时间、等离子体功率、工艺压力和等离子体化学品的工艺参数可用于调节抑制轮廓。根据各种实施例,等离子体可包含经活化物质,所述经活化物质与特征表面的一部分相互作用以抑制后续的钨核化。经活化物质的例子包括氮、氢、氧和碳活化物质。在一些实施例中,等离子体是基于氮的和/或基于氢的。
在一些实施例中,在钨核化的任何选择性抑制之前,将钨层沉积在特征中。在其它实施例中,在任何钨沉积在特征中之前进行选择性抑制。如果沉积,则钨层可共形沉积,在一些实施例中,例如通过脉冲核化层(PNL)或原子层沉积(ALD)工艺进行。钨在特征中的选择性沉积可通过化学气相沉积(CVD)工艺进行。
在将钨选择性沉积在特征中之后,可将钨沉积在特征中以完成特征填充。根据各种实施例,这可涉及特征中的非选择性沉积或一个或多个额外的循环的选择性抑制和选择性沉积。在一些实施例中,从选择性沉积到非选择性沉积的过渡涉及允许CVD工艺在不沉积中间钨核化层的情况下继续进行。在一些实施例中,在特征中的非选择性沉积之前,可例如通过PNL或ALD工艺将钨核化层沉积在选择性沉积的钨上。
根据各种实施例,选择性抑制钨核化可涉及处理钨(W)表面、或阻隔层或内衬层,诸如氮化钨(WN)或氮化钛(TiN)层。选择性抑制可在同时或不同时蚀刻特征中的材料的情况下进行。根据各种实施例,选择性抑制特征中的至少收缩部。
本发明的另一方面涉及一种方法,所述方法包括使特征暴露于原位等离子体以选择性抑制特征的一部分。根据各种实施例,等离子体可以为基于氮、基于氢、基于氧、或基于烃的。在一些实施例中,等离子体可包含含氮、含氢、含氧或含烃气体中的两种或更多种的混合物。例如,可使未经填充的或部分填充的特征暴露于直接等离子体,从而选择性抑制特征的一部分的钨核化,使得特征中具有差别抑制轮廓。在一些实施例中,在选择性抑制特征的一部分之后进行CVD操作,从而根据所述差别抑制轮廓选择性沉积钨。
本发明的另一方面涉及单室和多室装置,其被构造用于使用选择性抑制进行特征填充。在一些实施例中,装置包括被构造成支撑衬底的一个或多个室;被构造成在一个或多个室中产生等离子体的原位等离子体发生器;被构造成引导气体进入一个或多个室中的气体入口;以及具有程序指令的控制器,程序指令用于产生诸如基于氮和/或基于氢的等离子体之类的等离子体,同时对衬底施加偏置功率使得衬底暴露于等离子体,在使所述衬底暴露于等离子体之后,使含钨前体和还原剂进入内部安置有衬底的室中,以沉积钨。
这些和其它方面在下文进一步描述。
附图说明
图1A-1G示出可根据本文所述的方法填充的各种结构的实例。
图2-4为示出用钨填充特征的方法中的某些操作的工艺流程图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于诺发系统公司,未经诺发系统公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380022648.2/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造