[发明专利]防止相邻器件的短路的方法

说明书

相关申请的交叉引用

本申请要求2012年5月15日提交的、名称为“Preventing Shorting of Adjacent Devices”的美国专利申请S/N：13/471,487的优先权的权益，其全部内容在此通过引用被并入本文。

技术领域

本发明一般涉及半导体器件制造领域，具体涉及防止相邻半导体器件的短路的方法以及由此形成的器件结构。

背景技术

随着用于半导体器件制造的基板面(real estate)持续缩小，非平面半导体器件有望在超越特定节点尺寸(诸如超越22nm节点)的场效应晶体管(FET)领域中发挥日益重要的作用，因为至少一个简单的原因：这些器件需要更少的用于制造的基板面。存在很多不同类型的非平面半导体器件，包括例如三栅极器件(诸如三栅极静态随机存取存储器(SRAM))和鳍式FET(FinFET)。FinFET晶体管可以包括p型掺杂剂掺杂的FinFET(或者简称PFET)和n型掺杂剂掺杂的FinFET(或者简称NFET)。

在非平面器件以及其它类型器件的制造期间，硅基外延膜常用于形成对这些器件的访问，作为降低访问电阻的手段。硅基外延膜还可以用于形成导电区域，在该导电区域中可以通过例如原位掺杂将希望的掺杂剂并入外延生长膜。另一方面，由于持续的特征间距(feature pitch)调整导致覆盖容差缩小，超越22nm节点的到器件的无边界接触件可以是有利的和/或希望的。通过形成掺杂区域，硅基外延膜生长可以形成到非平面FET器件的源极和漏极的无边界接触件。

一般地，由于鳍的暴露侧壁面，所以硅基外延膜在FinFET器件上垂直地和横向地双向生长。例如，为了说明的目的，图11A-11C分别是现有技术中已知的制造半导体结构的过程中的半导体结构的立体图、俯视图和截面图的简化的示图。更具体地，用绝缘体上硅(SOI)基板220形成多个鳍(诸如鳍201、202、203和204)。在制造期间，可以形成硅基外延膜。外延膜的生长对硅材料具有选择性。换句话说，膜将只在硅材料的顶上生长，而不在其它材料(诸如例如氧化硅(SiO₂)或者氮化硅(SiN))上生长。更具体地，外延膜在SOI基板220的氧化物层200的顶上不生长。外延膜可以从鳍201-204的侧壁表面生长，并且生长方向可以取决于鳍的暴露面。对于图11中示出的例子，膜211和212可以从鳍201的侧壁生长；膜213和214可以从鳍202的侧壁生长；膜215和216可以从鳍203的侧壁生长；以及膜217和218可以从鳍204的侧壁生长。如图11C中说明性地示出的，随着横向外延生长，例如膜214和215可能最终长得足够大以变成彼此接触，导致鳍202与鳍203的短路。

传统地，为了避免由于硅基外延膜的横向生长导致的相邻鳍的短路，必须有意增加相邻鳍之间的距离或者间距。但是，在高密度SRAM单元中，其中n型FinFET和p型FinFET的鳍之间的间隔是决定单元密度的主导因素，外延RSD(凸起的源极/漏极)的厚度可能最终限制单元的密度或者排除使用外延膜作为无边界接触件。

发明内容

本发明的实施例提供了一种防止相邻半导体器件的电气短路的方法。根据一个实施例，所述方法包括：在基板上形成多个场效应晶体管的多个鳍；在所述多个鳍中的第一鳍和第二鳍之间形成至少一个阻挡结构；以及从所述多个鳍生长外延膜，所述外延膜从至少所述第一鳍和第二鳍的侧壁水平地延伸，并且所述阻挡结构防止所述第一鳍和第二鳍通过所述外延膜彼此接触。

在一个实施例中，形成所述至少一个阻挡结构包括：形成覆盖所述多个鳍的牺牲层；在所述牺牲层中产生开口，所述开口位于所述第一鳍和所述第二鳍之间并且暴露其上形成有所述第一鳍和第二鳍的所述基板；以及用电介质材料填充所述开口。

在一个实施例中，所述牺牲层包括与高温处理过程兼容的碳基材料，所述碳基材料是无定形碳或者无定形氮化碳。在另一个实施例中，所述牺牲层包括聚酰亚胺。

根据一个实施例，填充所述开口包括通过在约500摄氏度下执行的原子层沉积(ALD)过程在所述开口中沉积氮化硅，或者通过在约250～400摄氏度下的ALD过程在所述开口中沉积氧化铪，或者在所述开口中沉积氧化铝。

根据一个实施例，所述方法还包括：在生长所述外延膜之前，去除所述牺牲层，由此暴露所述牺牲层下面的所述多个鳍以及所述阻挡结构；以及预清洁所述多个鳍以去除污染物和异物。