[发明专利]用于存储器设备的上电检测系统

说明书

技术领域

本发明涉及非易失性存储器。更特别地，本发明涉及验证非易失性存储器中的上电完成。

背景技术

反熔丝存储器是其中能够用数据对设备进行一次永久编程(电气上)的一种类型的一次性可编程(OTP)存储器。该数据由终端用户来编程用于特定应用。有若干种可以使用的OTP存储器单元。由于任何数据都可以被编程，所以OTP存储器向用户提供平稳的灵活性。

反熔丝存储器可以用在其中期望向系统提供预编程信息的所有一次性可编程应用中，信息在这些应用中无法修改。一个示例应用包括射频识别(RFID)标签。RFID标签应用在工业中，尤其在例如销售、安保、运输、物流以及军事应用中获得更多认可。简单性和全CMOS兼容性反熔丝存储器使得RFID标签概念能够应用于集成电路制造和测试工艺。

图1是图示了反熔丝存储器单元的基本概念的电路图，而图2和图3分别示出了图1示出的反熔丝存储器单元的平面图和横截面图。图1的存储器单元包括用于将位线BL耦接至反熔丝设备12的底板的传输晶体管或存取晶体管10。字线WL耦接至存取晶体管10的栅极以将其导通，并且单元板电压Vcp耦接至反熔丝设备12的顶板以对反熔丝设备12编程。

从图2和图3可知，存取晶体管10和反熔丝设备12的布局非常直观和简单。存取晶体管10的栅极14和反熔丝设备12的顶板16由多晶硅的同一层构造，栅极14和顶板16延伸跨过有源区18。在每个多晶硅层下方的有源区18中形成有薄栅氧化层20，其还已知为栅绝缘层，用于将多晶硅与下方的有源区电气隔离。栅极14的两侧分别是扩散区22和扩散区24，扩散区24耦接至位线。尽管未示出，但本领域技术人员可以理解，可以应用标准互补金属氧化层半导体(CMOS)处理，诸如侧壁间隔形成、轻掺杂扩散(LDD)以及扩散和栅极硅化。虽然广泛使用经典的单晶体管和电容单元配置，然而由于可以获得用于高密度应用的半导体阵列区域节省，仅晶体管反熔丝单元也是理想的。这样的仅晶体管反熔丝必须是可靠的，同时对于以低成本CMOS工艺进行制造而言是简单的。

大部分系统需要一段时间以上电从而保证施加给系统部件的电压达到足以保证其正常操作的稳定电平。本领域存在许多公知的用于检测达到预定电平的电压电源的电路。然而，由于变量诸如操作温度，对达到预定电平的电源电压的简单检测可能不足以用于保证设备可以正常操作。

因此，期望提供一种可靠地确认OTP存储器已经完成上电并且从而能够如期望地起作用的上电检测系统和方法。

发明内容

本文中通过所描述的本发明的实施方式来解决以上问题。

下面在用于存储器设备的上电检测方法中实施本发明。从存储器设备的存储器阵列的只读存储器(ROM)行读取测试字。将测试字与预定ROM行数据比较。如果测试字与预定ROM行数据匹配，则执行下列步骤。在第一时间从存储器阵列的用户编程行读取第一用户数据。在不同于第一时间的第二时间从存储器阵列的用户编程行读取第二用户数据。将第一用户数据与第二用户数据比较。在第一用户数据与第二用户数据匹配时，检测到对存储器设备的上电。

还在存储器设备中实施本发明，存储器设备包括：存储器阵列、至少一个数据寄存器、用于从存储器阵列向至少一个数据寄存器中读取数据的耦接至至少一个数据寄存器的列解码器和位线感测放大器块、耦接至至少一个数据寄存器的比较器、以及控制逻辑。控制逻辑操作以：通过列解码器和位线感测放大器从存储器阵列的只读存储器(ROM)行向至少一个数据寄存器中读取测试字。控制逻辑还操作以通过比较器将测试字与预定ROM行数据比较。控制逻辑还操作以在测试字与预定ROM行数据匹配的情况下：在第一时间通过列解码器和位线感测放大器块从存储器阵列的用户编程行向至少一个数据寄存器中读取第一用户数据；在第二时间通过列解码器和位线感测放大器块从存储器阵列的用户编程行向所述至少一个数据寄存器中读取第二用户数据；通过比较器块将第一用户数据与第二用户数据比较；以及如果第一用户数据与第二用户数据匹配，则使能存储器设备的正常操作。控制逻辑还操作以在确定测试字与预定ROM行之间的比特失配的情况下，或者在确定第一用户字与第二用户字之间的比特失配的情况下，在预定的等待时间之后重复上电检测。

此外，下面描述变型和实施方式。

附图说明

现在将仅借助于示例参考附图来描述本发明的实施方式，其中：

图1是反熔丝存储器单元的电路图；

图2是图1的反熔丝存储器单元的平面布局；

图3是图2的反熔丝存储器单元沿线x-x的横截面图；