[发明专利]具有纳米线存取晶体管的DRAM

说明书

技术领域

本公开涉及半导体结构，特别地，涉及包括纳米线存取晶体管的动态随机存取存储器(DRAM)单元及其制造方法。

背景技术

为了得到高面积电容(area capacitance)和低器件泄漏，在各种半导体芯片中使用深沟槽电容器。通常，深沟槽电容器提供范围在4fF(毫微微法)至120fF的电容。深沟槽电容器可被用作动态随机存取存储器(DRAM)中的电荷存储单元，动态随机存取存储器可被设置为独立式半导体芯片，或者可被嵌入片上系统(SoC)半导体芯片中。深沟槽电容器还可用于各种电路应用中，诸如用于射频(RF)电路中的电荷泵或容性模拟组件中。

随着半导体器件的尺寸缩放，采用具有环绕式(wraparound)栅结构的半导体纳米线晶体管来提供优于传统场效应晶体管的增强的栅控制和更低的漏电流。然而，这种半导体纳米线晶体管与深沟槽电容器的集成仍然是个挑战，因为半导体纳米线因半导体纳米线的横向尺寸小而固有地限制了与任何其它结构的接触面积。

发明内容

一种半导体纳米线，与环绕式半导体部分一体地形成，该环绕式半导体部分接触位于深沟槽上部部分并且接触深沟槽电容器的内部电极的导电顶盖结构的侧壁。半导体纳米线悬于埋入绝缘体层上方。栅电介质层形成在包括半导体纳米线和环绕式半导体部分的图案化的半导体材料结构的表面上。环绕式栅电极部分绕半导体纳米线的中心部分形成并且形成栅分隔件。去除图案化的半导体材料结构的物理暴露部分，执行选择性外延和金属化，以将半导体纳米线的源侧端部连接到导电顶盖结构。

根据本公开的一方面，一种半导体结构包括嵌入基板中的沟槽电容器。沟槽电容器包括内部电极、节点电介质和外部电极。该半导体结构还包括接触内部电极并且覆在内部电极上的导电顶盖结构。另外，该半导体结构包括覆在基板中的绝缘体层上的半导体纳米线。源区接触半导体纳米线的一端。源侧金属半导体合金部分接触源区和导电顶盖结构。

根据本公开的另一方面，提供了一种形成半导体结构的方法。在包括操纵基板、埋入绝缘体层和顶部半导体层的绝缘体上半导体基板中，形成包括内部电极、节点电介质和外部电极的沟槽电容器。在所述内部电极上方形成导电顶盖结构。用顶部半导体层的一部分形成包括半导体纳米线和环绕式半导体部分的图案化的半导体材料结构，所述环绕式半导体部分横向接触所述导电顶盖结构。形成所述半导体纳米线的与所述环绕式半导体部分邻接的部分。所述半导体纳米线的端面被物理暴露。通过沉积至少一种导电材料，在所述物理暴露的端面和所述导电顶盖结构之间形成导电路径。

附图说明

图1A是根据本公开的实施例的在绝缘体上半导体(SOI)基板中形成深沟槽电容器、导电顶盖结构和电介质顶盖结构之后的示例性半导体结构的俯视图。

图1B是沿着图1A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图2A是根据本公开的实施例的在将顶部半导体层光刻图案化成图案化的半导体材料结构之后的示例性半导体结构的俯视图。

图2B是沿着图2A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图3A是根据本公开的实施例的在去除光致抗蚀剂之后的示例性半导体结构的俯视图。

图3B是沿着图3A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图4A是根据本公开的实施例的在将图案化的半导体材料部分变薄和变窄之后的示例性半导体结构的俯视图。

图4B是沿着图4A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图5A是根据本公开的实施例的在通过去除埋入绝缘体层的部分来底切半导体纳米线和环绕式半导体部分之后的示例性半导体结构的俯视图。

图5B是沿着图5A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图6A是根据本公开的实施例的在形成栅电介质层之后的示例性半导体结构的俯视图。

图6B是沿着图6A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图7A是根据本公开的实施例的在形成栅堆叠之后的示例性半导体结构的俯视图。

图7B是沿着图7A的垂直面B-B’的示例性半导体结构的垂直剖视图。

图8A是根据本公开的实施例的在去除图案化半导体材料部分的焊盘部分之后的示例性半导体结构的俯视图。

图8B是沿着图8A的垂直面B-B’的示例性半导体结构的垂直剖视图。