[发明专利]半导体构造及形成半导体构造的方法

说明书

技术领域

本发明涉及半导体构造及形成半导体构造的方法。

背景技术

集成电路装置(例如存储器裸片)的商业化生产可涉及单个半导体晶片或其它块体半导体衬底上的大量相同电路图案的制作。增加制作于给定大小的半导体衬底上的半导体装置的密度以实现半导体装置的增加的合格率及其增强的性能为半导体制造商的持续目标。

一种用于增加半导体组合件中的半导体装置的密度的方法为形成通孔(即，穿孔)，所述通孔完全延伸穿过半导体裸片；且具体来说，从裸片的作用表面延伸到裸片的相对背侧表面。通孔可填充有导电材料以形成穿衬底互连件(其还可称为穿晶片互连件)。互连件提供从裸片的作用表面到裸片的背侧表面的电路径。穿衬底互连件可电耦合到电触点，所述电触点沿着裸片的背侧且延伸到裸片外部的电路组件。在一些应用中，裸片可并入到一个三维多芯片模块(3-DMCM)中，且裸片外部的电路组件可由另一半导体裸片及/或由载体衬底构成。

已揭示用于形成半导体衬底中的穿衬底互连件的各种方法。例如，第7,855,140号、第7,626,269号及第6,943,106号美国专利描述可用于形成穿衬底互连件的实例性方法。

可在形成到穿衬底互连件的连接期间遇到各种问题。因此，开发形成到穿衬底互连件的连接的新方法及开发新的穿衬底互连件架构为合意的。

附图说明

图1到7是实例性实施例方法的各个过程阶段处的构造的一部分的图解性横截面图。

图3A、5A及7A分别是图3、5及7的构造的俯视图；其中图3、5及7的视图分别沿着图3A的线3-3、图5A的线5-5及图7A的线7-7。

图8到10是另一实例性实施例方法的各个过程阶段处的构造的一部分的图解性横截面图。

图10A是图10的构造的俯视图；其中图10的视图沿着图10A的线10-10。

图11是根据另一实例性实施例的作为图3的过程阶段的替代方案的过程阶段处的构造的一部分的图解性横截面图。

图12是根据实例性实施例的继图11的过程阶段之后的过程阶段处的构造的一部分的图解性横截面图。

具体实施方式

在一些实施例中，本发明包含其中在导电柱(在一些方面中，其可为穿晶片互连件)上方提供光敏材料且接着将光敏材料图案化以在所述柱上方形成开口的方法。随后，可在开口内及在光敏材料上方形成凸块下冶金(UBM)。光敏材料可在完成的构造中保持作为UBM的导电材料下方的绝缘材料。一些实施例包含包括邻近导电柱的光敏材料且包括在所述柱上方并延伸到光敏材料上方的导电帽的构造。

参考图1到12描述实例性实施例。

参考图1，半导体构造10展示为包括多个导电柱20到22，导电柱20到22延伸到半导体基底12中。在一些实施例中，基底12可对应于半导体裸片。此裸片具有背侧14及前侧16。集成电路(未展示)可与前侧相关联，且提供虚线17以图解性地图解说明裸片内的电路的大致边界。集成电路可包括存储器(例如，NAND、DRAM等)，逻辑等。虽然集成电路可主要与前侧相关联，但在一些实施例中，还可存在与背侧相关联的集成电路。

在图1的处理阶段处，背侧具有表面15且此背侧表面高于柱。基底还将具有前侧表面，且在一些实施例中，柱20到22可完全穿过裸片，使得柱具有沿着裸片的前侧表面的表面。在图1中未图解说明前侧表面。在图1的处理阶段处，裸片的前侧表面可连结到载体晶片(未展示)。

基底12可包括单晶硅，且可称为半导体衬底或称为半导体衬底的一部分。术语“半导电衬底”、“半导体构造”及“半导体衬底”意指包括半导电材料的任何构造，包含(但不限于)例如半导电晶片的块体半导电材料(单独地或在包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”指任何支撑结构，包含(但不限于)上文所描述的半导电衬底。

导电柱20到22可包括任何适合导电组合物或组合物的组合。在一些实施例中，所述柱可包括形成于穿衬底通孔(TSV)内的一或多种导电组合物。在一些实施例中，所述柱可包括铜。

电介质材料18围绕柱20到22延伸，且使所述柱与基底12电绝缘。所述电介质材料可包括任何适合组合物或组合物的组合；包含(举例来说)二氧化硅、氮化硅等。在一些实施例中，所述柱可包括铜，且铜势垒材料(例如，含钌材料)可介于所述柱的铜与电介质材料18之间。

参考图2，构造10经受研磨及/或其它适当处理以使背侧表面15形成为跨越柱20到22及基底12延伸的平面化表面。