[发明专利]使用减少架构的延迟锁相环的低功率过取样数据恢复装置、系统和方法

权利要求书

1.一种低功率过取样数据恢复装置，包括：

相位检测器单元，其用于确定反相参考时钟信号与反馈时钟信号之间的相位差；

控制器单元，其用于基于所述相位差而生成延迟信号并且用于接收挡位选择输入，所述挡位选择输入根据低功率通信规范而识别多个速度范围中的一个；以及

电压控制延迟线组，其用于基于所述延迟信号而生成多个相位输出，其中，每条电压控制延迟线传输所述多个相位输出中的两个或更多，所述多个相位输出被提供给时钟生成器单元来生成过取样时钟信号以用于由接收器进行数据恢复。

2.根据权利要求1所述的装置，其中，所述电压控制延迟线组中的第一延迟线从所述控制器单元接收所述延迟信号并进行延迟调整，其中，所述延迟调整基于粗略延迟时间段和精细延迟时间段中的一个。

3.根据权利要求2所述的装置，其中，所述第一延迟线向所述时钟生成器单元和所述电压控制延迟线组中的第二延迟线提供第一相位输出。

4.根据权利要求3所述的装置，其中，所述电压控制延迟线组中的最后的延迟线向所述相位检测器提供第二相位输出，并且其中，所述第二相位输出是所述反馈时钟信号。

5.根据权利要求1所述的装置，其中，所述相位差表明所述参考时钟信号与所述反馈时钟信号之间的时间差。

6.根据权利要求1所述的装置，其中，使用延迟锁相环电路来实施所述电压控制延迟线组。

7.根据权利要求6所述的装置，其中，所述延迟锁相环电路是数字延迟锁相环电路。

8.根据权利要求1所述的装置，其中，所述接收器是MIPI M-PHY接收器。

9.一种低功率过取样数据恢复系统，包括：

片上系统，其包括具有至少一个执行单元的至少一个内核和接收器逻辑，所述接收器逻辑包括：

数字延迟锁相环电路，其用于：

接收参考脉冲宽度调制(PWM)时钟信号和挡位选择输入；

将所述参考PWM时钟信号反相；

确定所述反相参考PWM时钟信号与反馈时钟信号之间的相位差；

基于所述相位差而生成多个相位输出信号；

时钟生成器设备，其用于基于所述多个相位输出信号而生成过取样时钟信号，所述过取样时钟信号用于由接收器进行数据恢复；以及

经由互连被耦合到所述片上系统的无线设备，所述互连用于在所述无线设备与所述片上系统的所述接收器逻辑之间通信数据。

10.根据权利要求9所述的系统，进一步包括：

取样和保持单元，其用于：

从发射器逻辑接收两个差分输入信号；

在第一固定时间段内对所述两个差分输入信号进行取样；并且

在第二固定时间段内缓冲所述两个差分输入信号。

11.根据权利要求10所述的系统，所述取样和保持单元进一步用于：

基于所述过取样时钟信号的频率而向转换单元发送所述两个差分输入信号。

12.根据权利要求9所述的系统，进一步包括：

转换单元，其用于：

接收两个差分输入信号，所述两个差分输入信号源自发射器逻辑；并且

基于所述两个差分输入信号而生成单端PWM信号。

13.根据权利要求9所述的系统，进一步包括：

边沿检测器单元，其用于：

接收单端PWM信号；

当所述单端PWM信号具有上升沿特征时，生成并发送第一类型的信号；并且

当所述单端PWM信号具有下降沿特征时，生成并发送第二类型的信号。

14.根据权利要求13所述的系统，进一步包括：

计数器单元，其用于：

接收所述第一类型的信号并增加比特值；并且

接收所述第二类型的信号并减少所述比特值。

15.根据权利要求14所述的系统，所述计数器单元进一步用于：

在接收到所述第二类型的信号时，将所述比特值重置。