[发明专利]使用减少架构的延迟锁相环的低功率过取样数据恢复装置、系统和方法

说明书

技术领域

实施例涉及由具有超标量体系结构的计算机系统执行的数据恢复。

背景技术

国际标准化组织开放式系统互连(ISO/OSI)模型是将针对通过通信网络交换信息的系统的服务等级和交互类型进行标准化的分层架构。ISO/OSI模型将计算机对计算机通信分为七层或七级，每一层构建在被包含在该层以下的层中的标准上。七层中的最高层在应用-程序层面处理软件交互。相反，最低层是“物理层”(PHY)，其是面向硬件的并且处理在通信系统之间建立和维持物理链路的方面。涉及物理层的规范包括布线、电信号、和机械连接等。

随着移动设备向更丰富的功能(例如，改进的显示器、照相机、外围设备等)和媒体/内容(例如，更强大的基于云的服务)发展，移动计算设备平台和架构力求适应组件间的数据传送中的更大的带宽。移动行业处理器接口(MIPI)联盟是为移动计算设备设定标准的工作组。可以用一个或多个MIPI配置兼容组件来设计智能电话、个人数字助理、膝上型计算机、平板计算机、以及更一般地，移动计算设备。每个组件可以实施MIPI链路。

附图说明

图1A是根据一个或多个实施例的系统的框图。

图1B是根据一个或多个实施例的系统的时序图。

图2是根据一个或多个实施例的系统的框图。

图3A是根据一个或多个实施例的系统的框图。

图3B是根据一个或多个实施例的系统的框图。

图3C是根据一个或多个实施例的系统的时序图。

图4是根据一个或多个实施例的方法的流程图。

图5是根据一个或多个实施例的系统的时序图。

图6是根据一个或多个实施例的处理器内核的框图。

图7是根据一个或多个实施例的系统的框图。

图8是根据一个或多个实施例的系统的框图。

图9是根据本发明的一个实施例的示例系统的框图。

具体实施方式

MIPI M-PHY物理层规范(例如，2011年2月8日由针对M-PHY的MIPI联盟规范所定义的，在2011年4月28日被批准)支持跨移动计算设备中的外围设备/组件的高速串行数据速率。M-PHY链路是外围设备之间的串行数据连接，其包括以相反方向运行的两条子链路。每条子链路构成以相同方向运行的一条或多条单向点对点通道。每条通道连接发射器和接收器并且在运行模式和属性方面独立于相同链路中的其它通道。使用脉冲宽度调制信号(PWM)在通道上传送串行数据。PWM信号可以以各个数据传送速度范围(其根据规范中定义的挡位(例如，G1-G7)中的一个)来运行。

现在参考图1A，其示出了根据一个或多个实施例的系统的框图。示出了由两条互连106和108进行连接的发射器104以及其对应的接收器112。尽管可以根据各个协议(例如，给定的低功率协议)来实施发射器和接收器，但是图1A中所示的发射器和接收器可以是基于MIPI M-PHY的设备。差分-p点对点互连106可以用于传输第一差分PWM信号而差分-n点对点互连108可以用于传输第二差分PWM信号，从而构成信号的差分对。由互连106和108桥接的发射器104和接收器112共同构成了通道102。尽管仅明确示出了一个发射器-接收器对，本领域技术人员将会理解可以存在许多这样的发射器-接收器对以连接(例如，经由未示出的额外互连)移动计算设备中的任意两个组件或外围设备。如图1A中所示，由一组发射器100和一组接收器110示出多个发射器-接收器对。

根据一个或多个实施例，由接收器112接收并接着处理PWM信号。通过处理该信号，接收器112能够执行数据恢复功能(例如，由116所表明)。通过这种方式，以高速将数据从一个组件/外围设备传送到另一个组件/外围设备。根据一些实施例，高速的意思是基于3-576MBPS(例如，MIPI M-PHY规范中所描述的G1-G7)之间的PWM挡位选择范围的可变速度。具体地，根据一些实施例，基于延迟锁相环(DLL)的低功率过取样逻辑单元114(例如，在接收器112中实施)通过互连106和108从发射器104接收信号，并且还执行处理步骤。关于随后的附图来进一步讨论了由基于DLL的低功率过取样逻辑单元114进行的信号处理。