[发明专利]半导体器件

说明书

技术领域

本发明涉及半导体器件，涉及例如具有横向元件的半导体器件。

背景技术

横向高耐压MOS(Lateral Diffused Metal Oxide Semiconductor：LDMOS，横向扩散金属氧化物半导体)晶体管例如被日本特开2011-3608号公报(专利文献1)公开。

在该公报记载的半导体器件中，形成有p⁺埋入区域，该p⁺埋入区域形成于n⁺埋入区域和p^-外延区域之间。该p⁺埋入区域具有比p^-外延区域高的p型杂质浓度。由此抑制穿通(punch-through)的产生，耐压维持得较高。

此外，在上述公报记载的半导体器件中，p^-外延区域具有比p型主体区域低的p型杂质浓度。由此，在击穿状态中，耗尽层从n型漂移区域和p^-外延区域的pn结向p^-外延区域侧扩展，从而能够变得高耐压化。

现有技术文献

专利文献

专利文献1:日本特开2011-3608号公报

发明内容

根据上述公报记载的半导体器件，在LDMOS晶体管中能够提高耐压。然而，为了提供具有更优异的元件特性的半导体器件，具有进一步的改进的余地。

其他课题和新的特征能够从本说明书的记述及附图得以明确。

在一个实施方式的半导体器件中，半导体衬底具有主表面，在该主表面上具有第一凹部及第二凹部。元件分离绝缘膜分别形成于第一凹部内及第二凹部内。一对杂质区域成为在主表面以夹着第一凹部及第二凹部的方式形成的一对源极/漏极区域及一对发射极/集电极区域的某一对。一对杂质区域的一个区域是第一导电类型。第二导电类型的第一区域成为在一个区域和第一凹部之间的主表面上形成的沟道形成区域。栅电极层隔着栅极绝缘膜形成在第一区域上，并且至少延伸到第一凹部内的元件分离绝缘膜上。第一凹部及第二凹部配置成：夹着与第一凹部及第二凹部各自的底部相比向主表面侧突出的衬底凸部而相互相邻。

发明效果

根据一个实施方式中的半导体器件，能够实现具有更优异的元件特性的半导体器件。

附图说明

图1是概略地表示实施方式1中的半导体器件的构成的俯视图。

图2是概略地表示沿着图1的II-II线的构成的剖视图。

图3是概略地表示比较例中的半导体器件的构成的剖视图。

图4是表示在图2及图3各自的构成中使栅极重叠(overlap)量GF变化时的导通耐压的变化图。

图5是表示在图2及图3各自的构成中使栅极重叠量GF变化时的导通电阻的变化图。

图6是表示在图2及图3各自的构成中使栅极重叠量GF变化时的截止耐压的变化图。

图7是表示图3的构成中的导通动作中的电势的图。

图8是表示图2的构成中的导通动作中的电势的图。

图9是概略地表示实施方式1中的半导体器件的构成的变形例的俯视图。

图10是概略地表示实施方式1中的半导体器件的构成的其他变形例的俯视图。

图11是概略地表示实施方式1中的半导体器件的构成的另一其他变形例的俯视图。

图12是概略地表示实施方式2中的半导体器件的构成的剖视图。

图13是概略地表示实施方式2中的半导体器件的构成的变形例的剖视图。

图14是表示在图2、图3、图12及图13各自的构成中使栅极重叠量GF变化时的导通耐压的变化图。

图15是表示在图2、图3、图12及图13各自的构成中使栅极重叠量GF变化时的导通电阻的变化图。

图16是表示在图2、图3、图12及图13各自的构成中使栅极重叠量GF变化时的截止耐压的变化图。

图17是表示图12的构成中的导通动作中的电势的图。

图18是概略地表示图12的构成的俯视形状的俯视图。

图19是概略地表示图12的构成的俯视形状的变形例的俯视图。

图20是概略地表示图12的构成的俯视形状的其他变形例的俯视图。

图21是概略地表示图12的构成的俯视形状的另一其他变形例的俯视图。

图22是概略地表示图12的构成的俯视形状的又一其他变形例的俯视图。