[发明专利]具有多个电荷存储层的存储器晶体管

权利要求书

1.一种半导体设备，包括：

存储器晶体管，所述存储器晶体管包含：

沟道区，所述沟道区电气连接被形成为覆盖并且在衬底的表面之上的源极区与漏极区，所述沟道区包括多晶硅；

氧化物-氮化物-氮化物-氧化物ONNO堆叠，所述ONNO堆叠被布置在所述沟道区的上方并围住所述沟道区的至少三个侧，且包括多层电荷俘获区，所述多层电荷俘获区包含富氧的第一氮化物层和被布置在所述第一氮化物层之上的贫氧的第二氮化物层；以及

高功函数栅电极，所述高功函数栅电极在所述ONNO堆叠的表面上形成，其中所述高功函数栅电极包括掺杂的多晶硅层，该掺杂的多晶硅层被掺杂以使得从栅电极中除去电子需要的最小能量被增加。

2.如权利要求1所述的半导体设备，其中，所述沟道包括硅纳米线。

3.如权利要求1所述的半导体设备，其中，所述沟道区包括再结晶的多晶硅。

4.如权利要求3所述的半导体设备，所述高功函数栅电极包括P+掺杂的多晶硅层。

5.如权利要求4所述的半导体设备，其中，所述ONNO堆叠还包含阻挡电介质层，所述阻挡电介质层被布置在所述多层电荷俘获区之上，并且其中所述阻挡电介质层包括电介质，所述电介质包括高K高温氧化物HTO。

6.如权利要求1所述的半导体设备，还包括在所述衬底上的金属氧化物半导体MOS逻辑晶体管，其中所述MOS逻辑晶体管包括栅氧化物和高功函数栅电极。

7.如权利要求6所述的半导体设备，其中，所述存储器晶体管的高功函数栅电极和所述MOS逻辑晶体管的高功函数栅电极两者皆包括N+掺杂的多晶硅层以形成P型(PMOS)的硅-氧化物-氮化物-氧化物-硅SONOS存储器晶体管和N型(NMOS)的逻辑晶体管。

8.如权利要求6所述的半导体设备，其中，所述存储器晶体管的高功函数栅电极和所述MOS逻辑晶体管的高功函数栅电极两者皆包括P+掺杂的多晶硅层以形成N型(NMOS)的硅-氧化物-氮化物-氧化物-硅SONOS存储器晶体管和P型(NMOS)的逻辑晶体管。

9.如权利要求6所述的半导体设备，其中，所述存储器晶体管的高功函数栅电极和所述MOS逻辑晶体管的高功函数栅电极两者皆由单个图案化的掺杂的多晶硅层形成。

10.如权利要求1所述的半导体设备，其中，所述多层电荷俘获区还包括反隧穿层，所述反隧穿层包括将所述第一氮化物层与所述第二氮化物层分开的氧化物。

11.一种半导体设备，包括：

存储器晶体管，所述存储器晶体管包含：

沟道区，所述沟道区电气连接被形成为覆盖并且在衬底的表面之上的源极区与漏极区，所述沟道区包括多晶硅；

氧化物-氮化物-氮化物-氧化物ONNO堆叠，所述ONNO堆叠被布置在所述沟道区的上方并围住所述沟道区的至少三个侧，包括：

隧穿电介质层，所述隧穿电介质层布置在所述沟道区之上；

多层电荷俘获区，所述多层电荷俘获区包含被布置在所述隧穿电介质层之上的富氧的第一氮化物层、被布置在所述第一氮化物层之上的贫氧的第二氮化物层以及反隧穿层，所述反隧穿层包括将所述第一氮化物层与所述第二氮化物层分开的氧化物；以及

阻挡电介质层，所述阻挡电介质层被布置在所述多层电荷俘获区之上；以及

高功函数栅电极，所述高功函数栅电极被布置在所述ONNO堆叠的表面之上，其中所述高功函数栅电极包括掺杂的多晶硅层，该掺杂的多晶硅层被掺杂以使得从栅电极中除去电子需要的最小能量被增加。

12.如权利要求11所述的半导体设备，其中，所述沟道区包括再结晶的多晶硅。

13.如权利要求12所述的半导体设备，其中，所述高功函数栅电极包括P+掺杂的多晶硅层。