[发明专利]用于MOS器件制作的自对准3-D外延结构

说明书

背景技术

随着微电子器件尺寸不断缩小，维持迁移率改进和短沟道控制为器件制作提出了挑战。鳍式晶体管器件可以用于提供改进的短沟道控制。例如，硅锗(Si_xGe_i-x，其中x<0.2)鳍状物沟道结构提供了迁移率增强，其适用于很多传统产品中。

附图说明

图1至图8示出了根据本发明的实施例的用于形成鳍式晶体管器件的工艺以及各种示例性的产生的结构；

图9a-9c示出了根据本发明的另一个实施例的用于形成鳍式晶体管器件的工艺以及各种示例性的产生的结构；

图10a-10c示出了根据本发明的另一个实施例的用于形成鳍式晶体管器件的工艺以及各种示例性的产生的结构；

图11a-11f示出了根据示例性实施例的用于形成双层源极/漏极结构的工艺；

图12示出了利用根据本发明的实施例进行配置的一个或多个集成电路结构来实施的计算系统。

如将要领会的，附图并不一定按照比例绘制或者是要将所要求保护的发明限制于所示的特定配置。例如，尽管一些附图通常指示直线、直角和平滑表面，但是考虑到所使用的处理设备和技术的真实世界限制，集成电路结构的实际实施可能具有不太完美的直线、直角，并且一些特征可能具有表面拓扑或另外具有不平滑表面。总之，提供附图仅为示出示例性结构。

具体实施方式

公开了用于鳍式晶体管器件的定制化的技术，以在相同集成电路管芯内提供不同范围的沟道配置和/或材料系统。根据本发明的实施例，去除牺牲鳍状物，并且利用适合于给定应用的任意成分和应变的定制半导体材料来替换该牺牲鳍状物。在一个这种实施例中，使牺牲鳍状物的第一组中的每个牺牲鳍状物凹陷，或者在其它情况下将其去除并且利用p型层材料来替换，并且使牺牲鳍状物的第二组中的每个牺牲鳍状物凹陷，或者在其它情况下将其去除并且利用n型层材料来替换。p型层材料可以与用于n型层材料的工艺完全独立，反之亦然。另一个实施例可以包括原始鳍状物和替换鳍状物的组合。另一个实施例可以包括全部具有相同配置的替换鳍状物。利用本文中所提供的技术能够实现许多其它电路配置和器件变型。

概述

金属氧化物半导体(MOS)晶体管的内部电阻通常由尺寸和材料性质决定。用于MOS晶体管沟道的标准材料是硅。尽管硅具有很多优良属性，但是硅并非总是适合的，特别是在要求创建具有比硅中可能的载流子迁移率高的载流子迁移率的晶体管时。在要求p型MOS(PMOS)和n型(NMOS)区中具有不同沟道材料的灵活性时，并且特别是在要求这些不同沟道材料是无缺陷的并且沉积在薄(例如，)缓冲层或者无缓冲层上时，硅是不适合的。一种利用其它材料来替换硅的方法包括在硅衬底上沉积平面薄膜覆盖层，并且然后进行浅沟槽凹陷处理。不幸的是，该方法严重地限制了用于PMOS和NMOS区的不同材料的集成。此外，假定例如硅上的锗的平面薄膜，对于利用标准沉积技术制作的平面假晶薄膜，在通常要求的100nm的厚度下，最大应变(无缺陷)锗浓度限制于接近40％。考虑到例如要求能够获得明显较高的锗浓度并且避免外来前驱物材料，这种限制不适合。

因此，根据本发明的实施例，初始结构在浅沟槽隔离基质中设置有图案化的牺牲鳍状物。在沟槽隔离处理之后，去除牺牲鳍状物(或鳍状物的子集)并且利用具有适合于给定应用的任意成分和应变的外延材料来替换。在一个这种实施例中，使牺牲鳍状物的第一组中的每个牺牲鳍状物凹陷，或者在其它情况下将其去除并且利用p型层材料来替换，并且使牺牲鳍状物的第二组中的每个牺牲鳍状物凹陷，或者在其它情况下将其去除并且利用n型层材料来替换。如根据本公开内容将领会的，p型层材料可以与用于n型层材料的工艺完全独立，反之亦然。在另一个实施例中，提供了原始鳍状物和替换鳍状物的组合。在另一个实施例中，可以提供全部具有相同配置的替换鳍状物。各种提供的鳍状物的极性、成分和应变可以被配置为任何要求的方案。

在一些实施例中，替换鳍状物可以是例如任何成分的硅锗(SiGe)合金、锗、任何成分的锗锡合金、任何成分的III-V族材料、或者任何其它半导体材料、适合于给定应用或另外的要求的合金或化合物的外延生长。如根据本公开内容将领会的，诸如化学气相沉积(CVD)、快速热CVD(RT-CVD)、气体源分子束外延(GS-MBE)等的任何适合的外延沉积技术可以用于提供替换鳍状物材料，并且可以使用许多适合的半导体材料以及它们的合金(例如，IV族材料、III-V族材料等)。