[发明专利]碳化硅外延晶片及其制备方法

说明书

技术领域

实施方式涉及一种碳化硅外延晶片及其制造方法。

背景技术

通常，在用于在衬底或晶片上形成各种薄膜的技术中，已经广泛使用了CVD(化学气相沉积)方案。CVD方案导致化学反应。根据CVD方案，通过使用源材料的化学反应在晶片表面上形成半导体薄膜或绝缘层。

由于半导体器件的精细度和高功率且高效率的LED的发展，作为重要的薄膜形成技术，CVD方案和CVD装置已经备受关注。近来，已经将CVD方案用于在晶片上沉积各种薄膜如硅层、氧化物层、氮化硅层、氮氧化硅层或钨层。

例如，为了在衬底或晶片上沉积碳化硅薄膜，需要引入能够与晶片反应的反应原料。根据相关技术，通过如下沉积碳化硅外延层：引入充当标准前体的硅烷(SiH₄)和乙烯(C₂H₄)或者作为原料的甲基三氯硅烷(MTS)，对原料进行加热以产生中间化合物如CH₃或SiCl_x，并且引入中间化合物以使中间化合物与设置在衬托器中的晶片发生反应。

然而，当在碳化硅上沉积外延层时，可能在晶片上造成缺陷或表面粗糙度。晶片的缺陷或表面粗糙度可能降低碳化硅外延晶片的品质。

因此，需要能够克服晶片的缺陷或表面粗糙度的碳化硅外延晶片及其制造方法。

发明内容

技术问题

实施方式提供一种制造碳化硅外延晶片的方法和通过所述方法制造的碳化硅外延晶片，所述方法能够通过减少碳化硅外延晶片的表面缺陷和表面粗糙度而制造高品质碳化硅外延晶片。

技术方案

根据实施方式，提供一种制造外延晶片的方法，所述方法包括：在衬托器中准备晶片；和在所述晶片上生长外延层，其中所述在所述晶片上生长外延层包括将包含碳、硅和氯的原料供给到所述衬托器中；在所述晶片上以第一生长速度生长所述外延层；以及在所述晶片上以比所述第一生长速度更高的第二生长速度生长所述外延层。

根据实施方式，提供一种碳化硅外延晶片，其包含碳化硅晶片；和所述碳化硅晶片上的碳化硅外延层，其中在所述碳化硅外延层上形成的表面缺陷为1ea/cm²以下。

有益效果

根据实施方式的制造碳化硅外延晶片的方法，在沉积碳化硅外延层的方法中，在改变生长速度为第一生长速度和比第一生长速度更高的第二生长速度的同时沉积碳化硅外延层。

在以第一生长速度生长外延层的步骤中，可以减少在晶片上存在的表面缺陷。通常，在碳化硅晶片上存在具有微米尺寸(μm)的称作微管的缺陷。由于在晶片上生长碳化硅外延层时这种缺陷在碳化硅外延层上造成缺陷，所以劣化了最终的碳化硅外延晶片的品质并且如果将这种碳化硅外延层应用于功率器件，则降低了功率器件的效率。

根据实施方式的制造碳化硅外延晶片的方法，将生长速度设定为第一和第二生长速度。在以第一生长速度除去在晶片上存在的微管之后，以第二生长速度沉积碳化硅外延层，从而可以减少在最终的碳化硅外延晶片上存在的微管。

因此，可以将在碳化硅外延晶片上存在的微管减少99％以上，从而可以将所述碳化硅外延晶片用作高品质且高效率的电子器件。

附图说明

图1和2是示出根据实施方式的制造碳化硅外延晶片的方法的流程图；以及

图3～5是为了示出根据实施方式的制造碳化硅外延晶片的方法的衬托器的图，其中图3是根据实施方式的沉积装置的分解透视图，图4是沉积装置的透视图，且图5是沿图4的线I-I’所取的截面图。

具体实施方式

在实施方案的描述中，应理解，当将层(或膜)、区域、图案或结构称为在另一个衬底、另一个层(或膜)、另一个区域、另一个垫或另一个图案“之上”或“之下”时，其可以“直接”或“间接”地在另一个衬底、层(或膜)、区域、垫或图案之上，或者也可以存在一个或多个中间层。已经参考图描述了所述层的这样的位置。

出于方便或清楚的目的，图中示出的各个层(或膜)、各个区域、各个图案或各个结构的厚度和尺寸可以被扩大、省略或者示意性绘出。另外，元件的尺寸不绝对地反应真实尺寸。

在下文中，将参考图1～4描述根据实施方案的制造碳化硅外延晶片的方法。

图1和2是示出根据实施方案的制造碳化硅外延晶片的方法的流程图。图3～5是为了示出根据实施方案的制造碳化硅外延晶片的方法的衬托器的分解透视图、透视图和截面图。